dsp硬件系统设计 课件.pptVIP

DSP硬件系统设计;DSP硬件系统设计的一般步骤 3.3V和5V混合逻辑系统设计 电源转换电路设计 时钟及复位电路设计 外部数据存储器和程序存储器的扩展 实现片选的基本方法 JTAG仿真接口设计 总线驱动及I/O接口电路扩充设计 DSP的串行通信接口技术 DSP与A/D、D/A的接口 ;一、DSP硬件系统设计的一般步骤;2、根据系统要求选择外围芯片 如复位芯片、电源转换芯片、存储器、时钟芯片等。 应选择市场上的主流和常用芯片 3、电平问题 4、原理图设计 5、设计印制电路板图（PCB) ;二、3.3V和5V混合逻辑系统设计;2、3.3V和5V器件接口的四种情况;三、电源转换电路设计;在连接DSP的电源引脚时，应该遵循下面的原则： 1、在电源引脚和相应的电源地之间采用容值大小不同的电容并联进行电源滤波，一般容值相差100倍左右。 2、通常采用多层板技术来降低电源干扰。;四、时钟及复位电路设计;四、时钟及复位电路设计;复位电路设计 TMS320LF240x/240xA系列DSP为低电平复位， TMS320LF2407A内部带有复位电路，因此可以直接在RS复位引脚外面接一个10K的上拉电阻。 复位电路的设计方法： 1、专用芯片 2、RC电路法;四、时钟及复位电路设计;五、外部数据存储器和程序存储器的扩展;六、实现片选的基本方法;2、译码选通法： 译码选通法适用于扩展更多芯片，以组成较大应用系统。其做法是把DSP的一些地址线和控制线作为地址译码器的输入，通过译码产生更多的片选信号去选通外部数据存储器、程序存储器和I/O口。;六、实现片选的基本方法;七、JTAG仿真接口设计;八、总线驱动及I/O接口电路扩充设计;总线驱动电路;I/O接口电路扩充设计： 方法： 1、采用TTL电路或CMOS电路的三态缓冲器、触发器和锁存器等构成简单I/O口 2、采用通用I/O集成芯片或可编程逻辑器件构成外部I/O口 在进行简单设计时，应遵循“输入三态、输出锁存”与总线相连的设计原则，即输入口可使用三态缓冲器或带有三态输出的锁存器，而输出口只能使用锁存器，否则将无法保留所送信号。;常用三态缓冲器 常用D型锁存器和触发器;九、DSP的串行通信接口技术;各种标准串行通信接口 1、RS-232C接口;2、RS-422A接口 RS-422A与RS-232C的主要区别???，收发双方的信号地不再共地，RS-422A标准规定平衡驱动和差分接收的方法，每个方向用于数据传输的是两条平衡导线，这相当于两个单端驱动器。 最大传输速率为10kbit/s,如果采用较低传输速率时，最大传输距离可达1200m 逻辑“0”电平为2~6V,逻辑“1”电平为-6~-2V,差分接收器可以检测的输入信号电平可低到200mA ;3、RS-485接口 它与RS-422A的区别在于，RS-422A为全双工，采用两对平衡差分信号线，而RS-485为半双工，采用一对平衡差分信号线。 驱动器输出电平在-6~1.5V以下时为逻辑1，在1.5~6V以上时为逻辑0.接收器输入电平在-0.2V以下时为逻辑1，在+0.2V以上为逻辑0;4、PC机与DSP的点对点的串行通信接口;为了提高串行通信的可靠性，增大串行通信的距离，可采用RS-422A,RS-485等标准来实现PC机与DSP之间的串行通讯;十、DSP与A/D、D/A的接口;