第4章 TMS320F2812系统控制及中断.pptVIP

第4章 TMS320F2812系统控制及中断 学习重点 如何时能各种外设时钟。 产生中断的流程。 看门狗复位与看门狗中断的区别。 定时器寄存器配置及定时器中断程序设计。 GPIO定时器配置及相关程序设计。 课程内容 4.1 存储空间； 4.2 时钟及系统控制； 4.3 振荡器及锁相环模块； 4.4 功耗模式； 4.5 F2812的外设结构； 4.6 F2812外设中断扩展模块； 4.7 看门狗模块 4.8 32位CPU定时器模块。 4.1 存储空间 FLASH存储器：F2812具有128K的FLASH存储器，即可作为数据存储空间，也可作为程序存储空间。 OTP存储器：一次性编程存储器，F2812有1K的OTP存储器，可存放数据或程序。 4.2 时钟及系统控制 4.3 振荡器及锁相环模块 各种 PLL 的配置模式 我们平常使用的是第 3 种方式，即 PLL 使能，从图 1 我们可以看到，通常采用 30M 的晶振来给 2812提供时基。当 PLLCR 的 DIV 位被设置成最大值，即 1010 的时候，CPU 的时钟将达到 150MHZ，是 2812 所能支持的最大时钟频率。 时钟频率具体的计算如下面所示。 晶振为 30M，PLLCR 的 DIV 位被设置成 1010 时的时钟频率 CLKIN=（OSCLKIN*10）/2=(XCLKIN*10)/2=(30M*10)/2=150M Hz 外设时钟的使能 我们在使用 2812 开发的时候，通常会用到一些外设，例如 SCI,EV,AD 等，要使得这些外设工作，首要的就是向其提供时钟信号，因此，我们在系统初始化的时候，就需要对使用到的各个外设的时钟进行使 能，例如我的项目里用到了 EVA,SCIA 和 AD 这 3 个外设，那么我们就需要按照下面的程序对这个 3 个外设 进行时钟的使能。和时钟使能相关的寄存器是外设时钟控制寄存器 PCLKCR。 使能外设时钟 SysCtrlRegs.PCLKCR.bit.SCIENCLKA=1; SysCtrlRegs.PCLKCR.bit.EVAENCLK=1; SysCtrlRegs.PCLKCR.bit.ADCENCLK=1; 外设时钟频率的计算 LSPCLK 计算公式 LOSPCP=0,LSPCLK=SYSCLKOUT LOSPCP=1—7,LSPCLK=SYSCLKOUT/（2*LOSPCP） 注：LOSPCP 表示的是 LOSPCP 寄存器中位 2-0 的值 HSPCLK 计算公式 HISPCP=0,HSPCLK=SYSCLKOUT HISPCP=1—7,HSPCLK=SYSCLKOUT/（2*HISPCP） 注：HISPCP 表示的是 HISPCP 寄存器中位 2-0 的值 4.4 F2812的功耗模式 IDLE模式：处理器可以通过被使能的中断或NMI中断退出IDLE模式。 STANDBY模式：所有信号都能将CPU唤醒。 HALT模式：只有复位XRS和XNMI_XINT13外部中断信号能唤醒CPU工作。 4.5 F2812的外设结构 外设结构0：映射部分外设控制寄存器,16位； 外设结构1：eCAN专用控制寄存器，32位； 外设结构2：映射部分外设控制寄存器，16位； 受EALLOW保护的寄存器： 此类寄存器必须在EALLOW状态下才能被修改，修改后执行EDIS重新将受保护的寄存器保护起来，此时CPU不能对其进行修改，但通过JTAG接口可以进行修改。 4.6 F2812外设中断扩展模块 1. 什么是中断？ 中断（Interrupt）是硬件和软件驱动事件，它使得 CPU 暂停当前的主程序，并转而去执行一个中断服务程序。 PIE 可以支持 96 个不同的中断，这些中断分成了 12 个组，每个组有 8 个中断，而且每个组都被反馈到 CPU 内核的 12 条中断线中的某一条上（INT1-INT12），我们平时用到的所有的外设中断都被归入了这 96 个中断中，被分布在不同的组里，使用多路复用的原理。PIE 目前只使用 了 96 个中断中的 45 个，其他的等待将来的功能扩展。 F2812 所能支持的中断 F2812 的 PIE 内部的中断分布图 F2812 的中断是 3 级中断机制，分别是外设级，PIE 级以及 CPU 级，对于某一个具体的外 设中断请求，任意一级的不许可，CPU 最终都不会执行该外设中断。就像一个文件需要三级领导批示一样， 任意一级领导的不同意，都不能被送至上一级领导，更不可能得到最终的批准，中断机制的原理也是如此。 外设中断请求流程 （1）.外设级中断 假如在程序的执行过程中，某一个外设产生了一个中断事件，那么在这个外设的某个寄存器中与该中断事件相关的中断标志位（IF=Interrup