《硬件描述语言》实验报告汇.doc

西北工业大学 《硬件描述语言》实验报告 实验一 简单组合逻辑设计 2 实验二 简单分频时序逻辑电路的设计 6 实验三 利用条件语句实现技术分频时序电路 9 实验四 阻塞赋值与非阻塞赋值的区别 12 实验五 用always块实现较复杂的组合逻辑电路 16 实验六 在Verilog HDL中使用函数 19 实验七 在Verilog HDL中使用任务 22 实验八 利用有限状态机进行时序逻辑的设计 26 学 院： 计算机学院 学　　号： 姓　　名： 专 业： 计算机科学与技术 实验时间： 2011．11 实验地点： 实验大楼 指导教师： 西北工业大学 2011 年 11 月 实验一 简单组合逻辑设计 实验日期： 实验成绩： 指导老师： 一．实验目的： 1．掌握基本组合逻辑电路的实现方法。 2．初步了解两种基本组合逻辑电路的生成方法。 3．学习测试模块的编写。 4．通过综合和布局布线了解不同层次仿真的物理意义。 二．实验设备： 安装Modelsim-6.5c的PC机。 三．实验内容： 描述一个可综合的数据比较器，比较数据a 、b的大小，若相同，则给出结果1，否则给出结果0 四．实验代码 module compare(equal,a,b); input a,b; output equal; assign equal=(a==b)?1:0; endmodule `timescale 1ns/1ns module t; reg a,b; wire equal; initial begin a=0; b=0; #100 a=0;b=1; #100 a=1;b=1; #100 a=1;b=0; #100 a=0;b=0; #100 $stop; end compare m(.equal(equal),.a(a),.b(b)); endmodule 五．综合仿真结果 六．思考题 实验二 简单分频时序逻辑电路的设计 实验日期： 实验成绩： 指导老师： 一．实验目的： 1．掌握最基本组合逻辑电路的实现方法。 2．学习时序电路测试模块的编写。 3．学习综合和不同层次的仿真。 二．实验设备： 安装Modelsim-6.5c的PC机。 三．实验内容： 用always块和@(posedge clk)或@(negedge clk)的结构表述一个1/2分频器的可综合模型，观察时序仿真结果 四．实验代码 module half_clk(reset,clk_in,clk_out); input clk_in,reset; output clk_out; reg clk_out; always@(posedge clk_in) begin if(!reset) clk_out=0; else clk_out=~clk_out; end endmodule `timescale 1ns/100ps `define clk_cycle 50 module top; reg clk,reset; wire clk_out; always #`clk_cycle clk=~clk; initial begin clk=0; reset=-1; #10 reset=0; #110 reset=1; #100000 $stop; end half_clk m0(.reset(reset),.clk_in(clk),.clk_out(clk_out)); endmodule 五．综合仿真结果 六．思考题 实验三 利用条件语句实现计数分频时序电路 实验日期： 实验成绩： 指导老师： 一．实验目的： 1．掌握条件语句在简单时序模块设计中的使用。 2