EDA VHDL教程.pptVIP

第8章 Altera可编程逻辑器件 为支持高速系统设计，-1和-2速度等级的ACEX1K器件提供时钟锁定和自举电路。锁定和自举电路包括一个为了加快速度和减少资源的锁相环（PLL）。 时钟锁定电路使用同步锁相环以减小器件内部的时钟延迟和偏移。时钟自举电路提供了一个时钟乘法器，使设计者可以通过分享片内资源提高器件区域利用率，时钟自举电路使设计者使用外部低速时钟，在芯片内部对该时钟进行倍频，获得高速时钟。时钟锁定电路和自举电路组合在一起，可以使系统的性能和带宽得到明显的改善。 专用时钟引脚GCLK1为时钟锁定和自举电路提供时钟信号。当GCLK1用作时钟锁定和自举电路的驱动信号时，该引脚不能再作他用。当使用时钟锁定和自举电路时，不能使用剩下的时钟引脚。 8.4.6　时钟锁定和自举 1. 上拉嵌位二极管 ACEX1K器件的每个I/O引脚、专用输入和专用时钟引脚都有一个上拉嵌位二极管。如果要保持与3.3V PCI总线兼容，必须要有嵌位二极管，将信号嵌位到VCCIO值。 2. 摆率控制 ACEX1K器件的每个I/O单元的输出缓冲器都有一个可调节的输出摆率控制，它能根据低噪声或高速性能进行配置。要求系统低噪声时应选择慢摆率，对系统有速度要求时，选择快摆率。 3. 漏极开路输出 ACEX1K器件的每个I/O引脚都提供了可供选择的漏极开路输出。漏极开路输出可以使器件提供系统级的控制信号，还可实现“线或”功能。 4. 多电压I/O接口 ACEX1K器件中有供器件内部电路工作的电源（VCC）、供输入缓冲器工作的电源（VCCINT）以及供I/O输出驱动器工作的电源（VCCIO）。 VCCINT始终接2.5V，此时输入电压与2.5V、3.3V和5V兼容。 VCCIO可以根据输出要求接到2.5V或3.3V上。当接2.5V，输出与2.5V系统兼容；当接3.3V，输出与3.3V或5V系统兼容。 8.4.7　I/O配置 8.5 APEX系列 APEX系列器件把查找表逻辑、乘积项逻辑、存储器和高速I/O标准结合于同一器件中，使PLD的系统功能更加强大。 APEXII系列：具有多核结构，增强型I/O功能支持（多电压支持、True-LVDS接口支持、附加的差分支持），带宽增加（满足高速接口的需求）。支持双向双端口RAM、CAM、普通的PLL和大量的全局时钟。 APEX20系列：工业界第一片具有多核结构、可以集成系统的PLD器件。这种结构结合了功能强大的乘积项结构、查找表结构和高效存储器结构的优点。使得APEX20系列器件的结构成为可以支持可编程单芯片实现SOPC（System On Programmable Chip）设计的器件。 APEX20K系列器件：集成密度为3万～40万门，最高达16,640个逻辑单元、212,992位RAM、1,664个乘积项宏单元；提供可编程节能模式，提供多种供电电源方式，有四个锁相环的时钟管理电路；支持66MHz/64位PCI总线标准。 APEX20KE器件：超级APEX20K器件，具有更高的集成度，且支持先进的I/O标准和内容可寻址的存储器，具有更多的全局时钟数、增强的“时钟锁定”时钟电路等附加特性。 APEX20系列器件具有以下特点： （1）片上系统结构：采用查找表、乘积项、嵌入式存储器的多核结构设计，使集成片上系统成为可能。 （2）高密度：集成密度为3万～40万门，最高达51,840个逻辑单元、442,368位RAM、3,456个乘积项宏单元。 （3）低功耗设计：供电电压为1.8～2.5V，支持多电压I/O接口选择：1.8V、2.5V和3.3V，提供了可编程的节能模式。 （4）灵活的时钟管理和锁相环 （5）具有多种特点的I/O接口：与PCI兼容；双向I/O可以达到370MHz；支持多电压接口；VCCIO可编程；可编程输出摆率控制；支持热插拔。 （6）先进的互连结构：除提供级联链、进位链外，还提供了4级互联结构，达到快速、最小的互联延时。 （7）先进的软件支持：Altera公司提供的Quartus开发系统，支持对APEX20系列器件的开发。Altera公司还提供了MegaCore和AMPP等宏功能模块，简化了系统的设计和开发。 * 8.1 引言 8.2 MAX系列 8.3 FLEX系列 8.4 ACEX1K系列 8.5 APEX系列 8.6 Altear的其它系列 8.1 引言 Altear：最大的可编程逻辑器件供应商之一。 开发工具：MAX+plusII和QuartusII，丰富的宏功能库和IP核。 Altear公司PLD器件的特点： 良好的性能：采用铜铝布线的CMOS技术（功耗低、速度高），连续式互连结构（提供快速、连续的信号延时）。 高