自制讲义-微机原理课件第13讲.pptVIP

第七章 微型机接口技术 7.1可编程定时器/计数器 8253 在微型计算机系统中，常需要用到定时功能。例如： 按一定的时间间隔对动态RAM进行刷新； 扬声器的发声； 在计算机实时控制和处理系统中，按一定的采样周期对处理对象进行采样，或定时检测某些参数， 对外部事件进行计数等，都需要定时信号。 GATE的控制功能 ⑤ 方式4、方式5：波形相同，都在计数器回0后，从OUT端输出一个负脉冲，其宽度等于一个时钟周期。但方式4由软件(设置计数值)触发计数，而方式5由硬件(门控信号GATE)触发计数。 ⑥ 这6种工作方式中，方式0、1和4，计数初值装进计数器后，仅一次有效。如果要通道再次按此方式工作，必须重新装入计数值。对于方式2、3和5，在减1计数到0值后，8253会自动将计数值重装进计数器。 8253应用举例1 通道0 通道1 通道2 程序实现 程序实现 小结 8253的引脚和内部结构 8253的控制字 8253的工作方式介绍 8253的应用举例 本节作业 方式0-计数结束中断方式(Interrupt on Terminal Count) 软件启动，不能自动重复的计数方式 设计数初值为4，方式0的计数过程。 ①方式0 CLK WRn OUT n=4 n=4 4 3 2 1 0 计数过程中，若GATE不为高电平，则暂停计数，上例中，若GATE有如下变化，则计数过程： ①方式0 CLK WRn OUT n=4 n=4 4 3 2 1 GATE 0 方式1-可编程单稳态输出方式(Programmable One-short) 工作过程： ①CPU设定某计数器工作于方式1时，OUT变成高电平。 ②装入计数值n后，无论GATE为高或为低，计数器均不计数，必须在GATE有上升沿后，才能在下一个CLK下降沿装入n，开始减1计数；OUT产生负脉冲。 ③计数过程中，若GATE又有正脉冲，重新装入n计数。 ④计数值减为零后，OUT输出正脉冲。 ⑤计数过程中，GATE变低不影响计数。 ②方式1 总结：方式1是硬件启动、不能自动重复但通过GATE的正跳变可使计数过程重新开始的计数方式。设计数初值为5，方式1的计数过程。 ②方式1 CLK WRn OUT n=5 5 GATE 4 3 2 5 4 3 2 n=5 1 0 方式2-比率发生器(Rate Generator) 工作过程： ①CPU设定某计数器工作于方式2时，OUT变成高电平。 ②若GATE为高电平，则在写入计数值后的下一个时钟脉冲时，将计数值装入执行部件。 ③计数器随着时钟脉冲的输入而递减计数。当计数值减为1时，OUT产生负脉冲。计数器的值减为0时，OUT产生正脉冲。与此同时，将计数初值重新装入计数器，开始一个新的计数过程，并由此循环计数。 ③方式2 CPU可随时写入新的计数值，不影响当前计数过程的进行。当计数值减为0时，一个计数周期结束，8253将按新的n进行计数。下为例子： GATE上升沿时，装入初值重新计数。 ③方式2 CLK WRn OUT n=3 3 GATE n=2 3 2 1 0 2 1 0 2 1 0 2 方式3-方波发生器(Square Wave Generator) 与方式2有类似之处，其工作过程： ①CPU设定某计数器工作于方式3时，OUT变成高电平。 ②若GATE为高电平，则在写入计数值后的下一个时钟脉冲时，将计数值装入执行部件，开始计数。 ③如果初值为偶数，则每输入一个脉冲，使计数器减2；如果初值为奇数，则在第一个脉冲后，计数器减1，以后每个脉冲后计数器减2，直至为0重新计数，当OUT为低时，第一个脉冲后，计数值减3，以后每个脉冲后减2。 ④方式3 ④当计数值为零时，OUT翻转且装入计数值继续循环计数。 ⑤在计数过程中，若GATE变成低电平时，就迫使OUT变为高电平，并禁止计数，当GATE回到高电平时，重新从初值n开始进行计数 ⑥CPU可在任何时侯重新装入新的计数初值，在下一个计数周期就可按新的计数值计数，从而改变方波的速率。 ⑦从OUT端输出的方波频率都等于时钟脉冲的频率除以计数初值。 ④方式3 当写入的计数初值为偶数时，输出完全对称的方波，下为例子（设GATE为高）： ④方式3 CLK OUT n=4 4 2 0(4) 2 0(4) 2 0(4) 2 0(4) 2 0(4) 当写入的计数初值为奇数时，输出波形中波形的高电平宽度比低电平多一个时钟周期，下为例子（设GATE为高）： ④方式3 CLK OUT n=5 4 2 0(5) 2 0(5) 4 0(5) 2 0(5) 4 5 2 方式4-软件触发选通(Software Tri