EDA课程设计--正弦波信号发生器的设计[精品].docVIP

EDA课程设计--正弦波信号发生器的设计[精品].doc

  1. 1、本文档共23页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA课程设计--正弦波信号发生器的设计[精品]

EDA课程设计--正弦波信号发生器的设计 #include #include main int i; float s; for i 0;i 1024;i++ s sin atan 1 *8*i/256 ; printf %d :%d;\n,i, int s+1 *255/2 其次,把上述程序编译后,在DOS命令行下执行命令:romgen sdata.mif; 将生成的sdata.mif 文件,再加上.mif文件的头部说明即可。 .mif文件的头部说明如下所示: WIDTH 8; DEPTH 1024; ADDRESS_RADIX DEC; DATA_RADIX DEC; CONTENT BEGIN 0:127; 1:130; 2:133; 3:136; 4:139; 5:143; 6:146; ……(数据略去) 1016:102; 1017:105; 1018:108; 1019:111; 1020:115; 1021:118; 1022:121; 1023:124; END; 在设计正弦波信号发生器前,必须首先完成存放波形数据ROM的设计。利用MegaWizard Plug-In manager定制正弦信号数据ROM宏功能块,并将以上的波形数据加载于此ROM中。设计步骤如下: 打开MegaWizard Plug-In manager初始对话框。在Tools菜单中选择MegaWizard Plug-In manager产生一个对话框,选择Create a new custom...项,即定制一个新的模块。单击Next按钮后,在所产生的对话框的左栏选择Storage项下的LPM_ROM,再选择CycloneⅡ器件和VHDL语言方式;最后输入ROM文件存放的路径和文件名:e:\\rom_1024.vhd,单击Next按钮。 选择ROM控制线、地址线和数据线。在弹出的对话框中选择地址线位宽和ROM中数据数分别为10和1024;选择地址锁存控制信号clock。 单击Next按钮在对话框的“What should the RAM…”栏选择默认的Auto。在栏选择“Do you want to…Yes,use this file for memory content data”项,并按Browse钮,选择指定路径上的文件rom_1024.mif。在“Allow In-System Memory…”栏选择打勾,并在“The Instance ID of this ROM”栏输入ROM1,作为ROM的ID名称。最后单击Next按钮,再单击Finish 按钮后完成ROM定制。 打开此文件可以看到其中调用初始化数据文件的语句为:init_file sdata.mif。最后生成的ROM元件文件如源代码1所示,其中的init_file指向已做了修改。修改后用于例化的波形数据ROM文件rom_1024.vhd如下。 源代码: 1)、源代码1如下所示: LIBRARY ieee; USE ieee.std_logic_1164.all; LIBRARY altera_mf; USE altera_mf.altera_mf_components.all; ENTITY rom_1024 IS PORT address : IN STD_LOGIC_VECTOR 9 DOWNTO 0 ; clock : IN STD_LOGIC ; q : OUT STD_LOGIC_VECTOR 7 DOWNTO 0 ; END rom_1024; ARCHITECTURE SYN OF rom_1024 IS SIGNAL sub_wire0:STD_LOGIC_VECTOR 7 DOWNTO 0 ; COMPONENT altsyncram --例化altsyncram元件,调用了LPM模块altsyncram GENERIC --参数传递语句 --类属参量数据类型定义 intended_device_family : STRING; width_a : NATURAL; widthad_a : NATURAL; numwords_a : NATURAL; operation_mode : STRING; outdata_reg_a : STRING; address_aclr_a : STRING; outdata_aclr_a : STRING; width_byteena_a : NATU

文档评论(0)

bodkd + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档