第10章_中断与中断管理.pptVIP

3、8259A的中断触发方式 ICW1的LTIM位可以设置中断触发方式 （1）电平触发方式 以IRi引脚上出现的高电平作为中断请求信号； 请求一旦被响应，该高电平信号应及时撤除。 （2）边沿触发方式 以IRi引脚上出现的由低电平向高电平的跳变作为中断请求信号； 跳变后高电平一直保持，直到中断被响应。 4、8259A的连接系统总线方式 由ICW4的BUF位设置 （1）缓冲方式 主要用于多片8259A级联的大系统中； 8259A的SP/EN作为输出(EN有效)，此时，由ICW4的M/S位来定义(标识)本8259A是主片还是从片。 8259A通过总线收发器（如8286）和数据总线相连。 （2）非缓冲方式 主要用于单片8259A或片数不多的8259A级联的系统中。 8259A直接与数据总线相连。 8259A的SP/EN作为输出(SP有效)。 M/S位无意义。 5、8259A的中断查询方式 当系统的中断源很多，超过64个时，8259A可工作在查询方式。 有两种情况需要用软件查询方法来确认中断源： 1）8259A的INT引脚没连接到CPU的INTR引脚 2）CPU正处于关中断（IF=0），所以CPU不能响应从8259A来的中断请求。 Intel 8259A是一种可编程序中断控制器PIC，又称“优先权中断控制器”，具有强大的中断管理功能。 8259A的主要功能有： 可管理具有8级优先权的中断源，通过级联可扩充至管理64级优先权的中断源。 通过编程对每一级中断源都可实现屏蔽或允许。 能向CPU提供相应的中断向量，从而能迅速地转至中断服务程序。 8259A有多种工作方式，可通过编程来进行选择。 10.3 可编程中断控制器8259A 10.3.1 8259A的结构 8位 接受并锁存来自IR0～IR7的中断请求信号 第i位=1：IRi有请求 第i位=0：IRi没有请求 当中断请求响应后，IRR相应位复位 10.3.1 8259A的结构 8位 存放CPU送来的屏蔽信号 第i位=1：屏蔽IRi的中断请求 第i位=0：开放IRi的中断请求 10.3.1 8259A的结构 8位 记录正在处理中的所有中断请求 第i位=1：IRi正在处理 在多重中断时，ISR中可能有多位同时被置“1” 10.3.1 8259A的结构 8位 管理和识别IRR中各个中断源的优先级别 10.3.1 8259A的结构 接受和发出控制信号 INT和INTA 10.3.1 8259A的结构 8位，双向，三态 8259A和系统数据总线的接口，传输信号： CPU对8259A的控制字 8259A送给CPU的状态信息 8259A送给CPU的中断向量 10.3.1 8259A的结构 接收CPU送来的读/写信号和地址信息 片内地址的选择 10.3.1 8259A的结构 用于控制多片级联 10.3.1 8259A的结构 编程角度看，8259A有7个8位的寄存器： 4个初始化命令字寄存器（ICW1～ ICW4 ） 系统初启时设定 3个操作命令字寄存器（OCW1～ OCW3 ） 系统运行时，由应用程序设定 10.3.2 8259A的引脚 D0~D7 数据线 三态、双向 与DB的D0～D7相连 传递控制信号、状态信号、中断向量 10.3.2 8259A的引脚 IR0~IR7 中断请求输入信号 外设或者从片送入 触发方式： 边沿触发 电平触发 10.3.2 8259A的引脚 RD 读信号 输入 由CPU送入 低电平有效 有效时CPU读取8259A状态 10.3.2 8259A的引脚 WR 写信号 输入 由CPU送入 低电平有效 有效时CPU向8259A写入控制字 10.3.2 8259A的引脚 INT 中断请求信号 输出 单片时由8259A输出给CPU 级联时，主片INT连接CPU的INTR，从片INT连接主片的IRi 10.3.2 8259A的引脚 INTA 中断响应信号 输入 CPU的中断应答信号输出给8259A 10.3.2 8259A的引脚 CS 片选信号 输入 低电平有效 有效时CPU才能访问8259A 10.3.2 8259A的引脚 A0 端口地址选择信号 输入 每片8259A有2个端口地址： A0=1 A0=0 10.3.2 8259A的引脚 CAS2~CAS0 级联信号 主、从片的连接线 主片：输出 从片：输入 10.3.2 8259A的引脚 从片/缓冲器允许信号，双向双功能信号 缓冲方式：输出，控制收发器的接收或发送； 非缓冲方式：输入,主片该引脚=1 ，从片该引脚=0 SP/EN 当有一条或若干条中断请求线（IR7～IR0）变为高电平，则中断请求寄存器IRR的相应位置位。 若中断请求线中至少有一条是中断允许的（中断屏蔽寄存器相应位