AT89S51单片机硬件结构讲义.pptVIP

（2）P1口作为输入口时，分为“读锁存器”和“读引脚”两种方式。“读锁存器”时，锁存器的输出端Q的状态经输入缓冲器BUF1进入内部总线；“读引脚”时，先向锁存器写1，使场效应管截止，P1.x引脚上的电平经输入缓冲器BUF2进入内部总线。 3．P1口的特点 由于内部上拉电阻，无高阻抗输入状态，故为准双向口。 P1口“读引脚”输入时，必须先向锁存器写入1。 2.5.3 P2口 双功能口，字节地址为A0H，位地址为A0H～A7H。P2口某一位的位电路结构如图2-10所示。 图2-10 P2口某一位的位电路结构 1．位电路结构 P2口某一位的电路包括： （1）一个数据输出锁存器，用于输出数据位的锁存。 （2）两个三态数据输入缓冲器BUF1和BUF2，分别用于读锁存器数据和读引脚数据的输入缓冲。 （3）一个多路转接开关MUX，一个输入是锁存器的Q端，另一个输入是高8位地址。 （4）输出驱动电路，由场效应管（FET）和内部上拉电阻组成。 2．工作过程分析 （1）P2口用作地址总线 在控制信号作用下，MUX与“地址”接通。当“地址”为0时，场效应管导通，P2口引脚输出为0；当“地址”线为1时，场效应管截止，P2口引脚输出1。 （2）P2口用作通用I/O口 在内部控制信号作用下，MUX与 锁存器的Q端接通。 CPU输出1时，Q=1，场效应管截止，P2.x引脚输出1； CPU输出0时，Q=0，场效应管导通，P2.x引脚输出0。 P2口输入时，分 “读锁存器”和“读引脚”两种方式: “读锁存器”时，Q端信号经输入缓冲器BUF1进入内部总线 “读引脚”时，先向锁存器写1，使场效应管截止，P2.x引脚上的电平经输入缓冲器BUF2进入内部总线。 3．P2口的特点 作为地址输出线时，P2口高8位地址，P0口输出的低8位地址寻址64KB地址空间。 作为通用I/O口时，P2口为准双向口。功能与P1口一样。 一般情况下，P2口大多作为高8位地址总线口使用，这时就不能再作为通用I/O口。 2.5.4 P3口 由于引脚数目有限，在P3口增加了第二功能。每1位都可以分别定义为第二输入功能或第二输出功能。P3口字节地址为B0H，位地址B0H～B7H。P3口某一位的位电路结构见图2-11。 1．位电路结构 P3口某一位的电路包括： （1）1个数据输出锁存器，锁存输出数据位。 （2）3个三态数据输入缓冲器BUF1、BUF2和BUF3，分别用于读锁存器、读引脚数据和第二功能数据的输入缓冲。 （3）输出驱动，由与非门、场效应管（FET）和内部上拉电阻组成。 图2-11 P3口某一位的位电路结构 2．工作过程分析 （1）P3口用作第二输入/输出功能 当选择第二输出功能时，该位的锁存器需要置1，使与非门为开启状态。 当第二输出为1时，场效应管截止，P3.x引脚输出为1； 当第二输出为0时，场效应管导通，P3.x引脚输出为0。 当选择第二输入功能时，该位的锁存器和第二输出功能端均应置1，保证场效应管截止，P3.x引脚的信息由输入缓冲器BUF3的输出获得。 （2）P3口用作第一功能——通用I/O口 用作第一功能通用输出时，第二输出功能端应保持高电平，与非门开启。CPU输出1时，Q=1，场效应管截止，P3.x引脚输出为1；CPU输出0时，Q=0，场效应管导通，P3.x引脚输出为0。 用作第一功能通用输入时，P3.x位的输出锁存器和第二输出功能均应置1，场效应管截止，P3.x引脚信息通过输入BUF3和BUF2进入内部总线，完成“读引脚”操作。 当P3口第一功能通用输入时，也可执行“读锁存器”操作，此时Q端信息经过缓冲器BUF1进入内部总线。 PC中内容变化轨迹决定程序流程。当顺序执行程序时自动加1；执行转移程序或子程序、中断子程序调用时，自动将其内容更改成所要转移的目的地址。 PC的计数宽度决定了程序存储器的地址范围。PC为16位，故可对64KB（=216B）寻址。 2.4 AT89S51存储器的结构 存储器的结构特点之一是将程序存储器和数据存储器分开（哈佛结构），并有各自的访问指令。 存储器空间可分为4类。 １.程序存储器空间 片内和片外两部分。 片内4KB Flash ，编程和擦除完全是电气实现。可用通用编程器对其编程，也可在线编程。 当片内4KB Flash 存储器不够用时，可片外扩展，最多可扩展至64KB程序存储器。 ２.数据存储器空间 片内与片外两部分。 片内有128 B RAM（52子系列为256B）。 片内RAM 不够用时，在片外可扩展至64KB RAM 。 ３.特殊功能寄存器SFR （Special Function Register） 片内各功能部件的控制寄存器及状态寄存器。SFR综合反映了整个