09秋数逻试卷(何海珍).docVIP

考试中心填写： 湖南大学课程考试试卷 课程名称： 数字电路与逻辑设计；试卷编号： ；考试时间：120分钟 题 号 一 二 三 四 五 六 七 八 九 十 总 分 应得分 10 20 10 30 30 100 实得分 评卷人 评分： 填空题（每空1分，共10分） 1、用8位二进制数表示，则[-0] 反=（ ）。 2、数制转换,（15.01）8=（ ）8421BCD 3、任意5位无符号十进制数用二进制来表示至少需要（ ）位。 4、（37）10的余三码是（ ）。 5、已知二进制数X1]补 =01001，X2]补=10011，[X1-X2]补=（ ）6、函数F = A B +（AD’ + C’）+ B C D’，则其对偶函数FD=（ ）7、VHDL程序中，实体名为MUX2，结构体名为MUX2_A，该程序存盘时的文件名（包含主文件名和扩展文件名）为( ) 8、一个8421BCD码减法计数器的起始值为0101，经过62个时钟脉冲作用之后的值为（ ）9、n个变量的卡诺图中，任意一个方格都与其它（ ）个方格相邻10、三态输出器件的设计中，一般使输出使能延迟（高阻态到低态或高态）比输出禁止（低态或高态到高阻态）的延迟时间要（ ） 判断题（下列各题，你认为正确的，请在题末的括号内打“√”，错的打“×” 。 每题2分，共20分） 1、葛莱（Gray）码的特点是相邻两个编码之间只有一位不同 （ ） 2、施密特反向器抗干扰性能与施密特反向器基本一致 ） 3、VHDL的主要行为元素是“进程”，进程中定义的信号和变量列表称为灵敏度列表 。 （ ） 4、组合逻辑电路中，一个输入信号的变化，引起多个内部变量改变状态，于是发生了竞争。 （ ） 5、逻辑门电路的总扇出是高态扇出和低态扇出值的平均值 （ ） 6、三态门有三种输出状态（即输出高电平、输出低电平和高阻状态），分别代表三种不同的逻辑值 （ ） 7、触发器有两个稳定状态：Q=1称为“1”状态，Q’=0称为“0”状态（ ） 8、最小距离为4的汉明码，校验位 （ ） 9、PLA器件，其与门阵列和或门阵列都是可编程的 （ ） 10、n个变量的所有最小项的和恒等于0 （ ） 三、简答题（每题5分，共10分） 1、直流噪声容限的定义是什么？ 2、简述反馈时序电路状态赋值问题。 四、分析化简题（30分） 1、简化函数F=∑A,B,C,D 1, 2, 3, 4, 9, 14)+d (5, 10, 11, 12, 13, 15) （8分 2、判断逻辑函数 F = A’ C’ + A B’D+ B’C D’实现的逻辑电路是否存在冒险，若有，请消除。 （10分） 3、某同步状态机的转移/输出表如下表所示，试分析该同步状态机。状态Q1Q2＝00～11分别使用状态名A～D，假设机器的起始状态为00，EN连续为1。 （12分） 要求: 作状态/输出表（3分） 画出状态图（3分） 画出CLK、EN、Q1和Q2在1 0个时钟触发沿以内的定时图 （6分） 1、用2个四位数字比较器74X85，对2个6位二进制数进行比较。设比较的2个6位二进制数分别是：A=a5a4a3a2a1a0，B=b5b4b3b2b1b0，要求画逻辑电路图，并做简要说明。 （可直接在给定的两片比较器的逻辑图上画）（12分） 2、用D触发器设计一个同步计数器，其运行序列为 2 1 3 4 5 0 7 6，并重复循环 。（10分） 要求：① 画出原始状态图 （2分） ② 作出状态表 （4分） ③ 写出激励函数表达式并化简 （4分） （要求按设计步骤做，要求画逻辑图）。LIBRARY IEEE; （2分） ENTITY mux4 IS PORT ( S: IN STD_LOGIC(2 DOWNTO 0); A,B,C,D: IN STD_LOGIC(1 TO 3); Y: OUT STD_L