接口读写.pptVIP

8253的组成与功能 1．3个独立的16位计数器 2．控制命令寄存器 4．数据总线缓冲器 8253与系统的连接应用实例 图4.9为8253用作方波发生器与8088总线的接口方法。图中仅用了A7~A2作为8253片选地址线，产生片选信号Y1与8253的CS端相连。要求计数器2用作方波发生器产生40KHz方波输出。已知CLK2时钟端输入信号频率为2MHz。 3个计数器分别为计数器0、计数器1、计数器2，每个计数器的内部逻辑结构如图4.8所示。 如图4.6、图4.7所示为8253/8254的内部结构及引脚图。 7.3 可编程计数/定时器 8254 图4.6 8253/8254的内部结构示意图 图4.7 8253引脚图 图4.8 8253/8254计数器内部逻辑图 此寄存器用来保存来自CPU送入的控制字。每个计数器都有一个控制命令寄存器，用于保存该计数器的控制信息。控制字将决定计数器的工作方式、计数形式及输出方式，也能决定应如何装入计数器初值。8253的3个控制寄存器只占用一个地址号，而靠控制字中最高二位来指定当前的控制字是发给哪一个计数器的。控制寄存器只能写入，不能读取。 3．读/写逻辑 读/写逻辑的任务是接收来自CPU的控制信号，完成对8253各计数寄存器的读/写操作。这些控制信号包括读信号RD、写信号WR、片选信号CS和片内寄存器对址信号A0、A1。 这是一个双向、三态8位缓冲器。它用于8253和系统数据总线连接。CPU通过数据总线缓冲器将控制命令字和计数值写入8253计数器，或者从8253计数器读取当前计数值。 8253的8位数据线D0~D7通常与系统数据总线D0~D7相连。8253共占用4个I/O地址。 8253各端口的地址分配见表4.8所示。 表4.8 8253端口的地址分配 返回本节 * 第7章 输入/输出系统 7.1 概 述 7.1.1 接口电路 定义：是CPU与“外部世界”的连接电路，负责“中转”各种信息。 I/O接口与I/O设备 不同I/O设备对应I/O接口不同。 I/O接口受CPU控制，I/O设备受I/O接口控制。 为增加通用性，I/O接口的接口电路一般均具有可编程功能。 微机的应用离不开与外部设备接口的设计、选用和连接。 微机接口技术是编程人员的一项基本技能。 1 I/O接口功能 数据缓冲功能：通过寄存器或锁存器实现。 存放数据的寄存器或锁存器称之为数据口。 接受和执行CPU命令功能： 存放CPU命令代码的寄存器称之为命令口， 存放执行状态信息的寄存器称之为状态口。 设备选择功能：CPU通过地址选择不同外设。 即CPU通过地址选择不同I/O接口。 信号转换功能：协调总线信号与I/O设备信号。 转换包括信号的逻辑关系、时序配合和电平转换。 可编程功能：增加接口的灵活性和智能性。 2 接口电路分类 接口按通用性可分为两类：专用接口和通用接口。 通用接口是可供多种外部设备使用的标准接口，它可以连接各种不同的外设而不必增加附加电路。 接口按可编程性也分为两类：可编程接口和不可编程接口。 接口按与外设数据的传送方式可分为并行I/O接口和串行I/O接口两种。 I/O接口组成 接口由接口硬件和接口软件组成。 1.接口硬件 CPU侧引脚信号： 地址信号：选择I/O接口及CPU命令分类； 数据信号：根据命令类型，送到对应的REG中，或从REG中取得数据或状态； 控制信号：控制命令的执行、时序、信号同步； 外设侧引脚信号： 数据信号：接口缓冲REG与外设间的数据交换； 状态信号：外设工作状态送给接口的状态REG； 控制信号：接口的内部控制逻辑控制外设工作的控制信号和同步信号。 状态信号：接口的部分工作状态信号。 2.接口软件（设备驱动程序） 初始化程序段：设置接口工作方式及初始条件。 传送方式处理程序段：CPU针对不同的I/O设备有不同的处理方式。 主控程序段：完成接口任务的程序。 程序终止与退出程序段：接口电路硬件保护及操作系统中数据恢复。 辅助程序段：提供人-机对话手段。 内部控制逻辑： 根据控制REG、状态REG、总线控制信号及外设状态信号控制I/O接口的工作。 7.1.2 输入/输出端口 1.I/O端口 供CPU直接存取访问的接口中的寄存器或电路。 接口中的命令口、状态口和数据口均为I/O端口。 2.I/O端口地址 接口中的不同寄存器或电路的编号。 CPU通过命令对接口进行控制。 3.命令、