微型计算机原理与接口技术（第二版）第2章 Intel 微处理器.pptxVIP

微型计算机原理与接口技术（第二版）第2章 Intel微处理器2.1 Intel 8086微处理器2.2 Intel 80386微处理器2.3 Intel 80486微处理器2.4 Pentium系列微处理器2.5 酷睿系列微处理器习题与思考学习目标2.1 Intel 8086微处理器2.1.1 8086微处理器的主要特性2.1.2 8086微处理器的内部结构2.1.3 8086寄存器结构2.1.4 8086总线的工作周期2.1.5 8086的引脚及工作模式2.1.6 8086的存储器组织及I/O组织2.1.7 8086的总线操作及时序2.1.8 IBM PC/XT微型计算机简介2.1.1 8086微处理器的主要特性 数据总线：16位 地址总线：20位 内存空间：CPU可直接寻址1MB内存空间，分段管理内存 端口地址线：16位 指令系统：90多条指令 寻址方式：7种基本寻址方式 时钟频率：4.77MHz、8MHz和10MHz三种 中断功能：内部中断、外部中断，256级中断 工作模式：单处理器工作模式、多处理器工作模式 流水线工作方式：取指令、执行指令并行进行 兼容性：与8080、8085兼容执行单元（EU）总线接口单元（BIU）2.1.2 8086微处理器的内部结构1、BIU① 总线控制逻辑　　② 指令指针寄存器IP③ 段寄存器　　　　④ 地址加法器⑤ 指令队列缓冲器执行单元（EU）总线接口单元（BIU）2.1.2 8086微处理器的内部结构2、EU① 算术逻辑单元（ALU）② EU控制电路③ 寄存器组执行单元（EU）总线接口单元（BIU）2.1.2 8086微处理器的内部结构CPU取指令过程内存储器DBCBAB执行单元（EU）总线接口单元（BIU）2.1.2 8086微处理器的内部结构CPU对指令译码过程内存储器DBCBAB执行单元（EU）总线接口单元（BIU）2.1.2 8086微处理器的内部结构CPU向内存写数据过程内存储器DBCBAB执指4ttt执指1执指2执指3执指5取指5取指1取指2取指3取指4忙忙忙忙忙忙3．8086的内部结构特点指令的提取与执行分别由BIU和EU两部件完成，二者既独立又相互配合——并行工作。 EUBIUBUSCPU2.1.3 8086寄存器结构2.1.3 8086寄存器结构1．数据寄存器16位：AX、BX、CX、DX8位： AH、BH、CH、DH、AL、BL、CL、DL AX、AL：多用于各种运算、传送和I/O指令中。 BX：常用于存放存储器间接寻址时的偏移地址。 CX：在循环指令和串操作指令中作为隐含的计数器，在移位指令中约定使用CL存放移位次数。 DX：在间接寻址的I/O指令中用于存放端口地址，在双字乘法/除法指令中约定使用DX存放双字型数据的高字部分。2.1.3 8086寄存器结构2．指针及变址寄存器（16位） BP ：基址指针寄存器，常用于存放存储器间接寻址时堆栈段内的偏移地址。 SP ：堆栈指针寄存器，一般用于存放堆栈段中栈顶的偏移地址，以实现对栈顶单元的数据入栈/出栈操作。 SI ：源变址寄存器，在串操作指令中用来存放源串操作数的偏移地址。 DI ：目的变址寄存器，在串操作指令中用来存放目的串操作数的偏移地址。2.1.3 8086寄存器结构3．段寄存器（16位） 代码段寄存器CS，代码段用来存放程序代码，其段基址存放于CS中。 数据段寄存器DS，数据段主要用于存放程序运行时所需的数据或处理的结果，其段基址存放于DS中。 堆栈段寄存器SS，堆栈段也是保存数据的区域，其段基址由SS给出，CPU根据 SS:SP 对堆栈的栈顶单元读/写操作，也可以根据SS:BP访问堆栈段内任意单元。 附加段寄存器ES，附加段也用于数据的存储，段基址存放于ES中。代码段指令1指令2指令3指令42.1.3 8086寄存器结构4．指令指针寄存器IP（16位）　指令代码存放于代码段中，CPU取指令时，CS中存放代码段的段基址，IP中存放该指令在代码段内的偏移地址，CS:IP指到哪里，CPU就到哪里取指令。IP指令1IP指令2IP　程序运行时，每取一次指令IP就自动“增1”，指向下一条指令，从而保证CPU自动、连续地取出并执行指令序列。…1514131211109876543210OFDFIFTFSFZFAFPFCF2.1.3 8086寄存器结构5．标志段寄存器（16位）控制标志位功能说明TF陷阱标志TF=1，CPU处于单步工作方式TF=0，CPU正常执行程序为单步调试程序而设置IF中断允许标志IF=1，允许CPU接受INTR引脚发来的中断请求IF=0，禁止CPU接受INTR引脚发来的中断请求用于控制外部可屏蔽中断请求是否可以被CPU响应DF方向标志DF=1，串操作