微型计算机原理与接口技术（第二版）第5章 并行接口技术.pptxVIP

微型计算机原理与接口技术（第二版）第5章 并行接口技术5.1 并行通信及并行接口5.2 可编程并行接口8255A5.3 8255A的应用习题与思考学习目标5.1 并行通信及并行接口　通信：在CPU与外部设备之间、计算机与计算机之间的信息交换。　并行通信：在多条传输线上同时传输多位数据。　串行通信：利用单条传输线，将多位数据按照先后顺序逐位传输。D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0外部设备外部设备CPUCPUD0移位器缓冲器缓冲器并行接口串行接口5.2 可编程并行接口8255A5.2.1 8255A的内部结构5.2.2 8255A的引脚功能5.2.3 8255A的控制字5.2.4 8255A的工作方式5.2.5 8255A的编程端口A（8位）A组控制PA7~PA0数据总线缓冲器端口C(高4位)PC7~PC4CPU外设D7~D0内部数据总线（8位）端口C(低4位)B组控制PC3~PC0读/写控制逻辑端口B（8位）A1WRA0PB7~PB0RDRESETCS5.2.1 8255A的内部结构A组B组CPU接口内部逻辑外设接口端口A（8位）A组控制PA7~PA0数据总线缓冲器端口C(高4位)PC7~PC4D7~D0内部数据总线（8位）端口C(低4位)B组控制PC3~PC0读/写控制逻辑端口B（8位）A1WRA0PB7~PB0RDRESETCS5.2.1 8255A的内部结构　8位双向三态缓冲器，是8255A与CPU数据总线的接口，由CPU发给8255A的控制字、8255A送给CPU的外设状态字、以及CPU与外设之间的输入/输出数据，都通过数据总线缓冲器传送。1．数据总线缓冲器2．读/写控制逻辑3．三个数据端口4．A组控制和B组控制　接收来自CPU的读/写控制信号、复位信号、地址信号，发出命令给A组和B组控制电路，控制数据缓冲器以及三个数据端口的工作，实现数据信息、控制信息、状态信息的传送。　端口A、端口B、端口C均可被编程设置为输入端口或输出端口使用，可用来与外部设备相连，与外部设备之间进行数据信息、控制信息和状态信息的交换。　　A口和C口高4位构成A组，B口和C口低4位构成B组。　A组控制电路、Ｂ组控制电路接收来自读/写控制逻辑电路的控制信号、从内部数据总线接收CPU发送过来的控制字，并分别发出相应命令到A组、B组，控制A组端口、B组端口的工作方式和输入/输出状态。CPU接口内部逻辑外设接口12345678910111213141516171819204039383736353433323130292827262524232221PA3PA2PA1PA0RDCSGNDA1A0PC7PC6PC5PC4PC0PC1PC2PC3PB0PB1PB2PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VccPB7PB6PB5PB4PB38255A5.2.2 8255A的引脚功能A1A0操作00010数据由系统数据总线送到A口01数据由系统数据总线送到B口10数据由系统数据总线送到C口11控制字由系统数据总线送到控制口0001数据由A口送到系统数据总线01数据由B口送到系统数据总线10数据或状态由C口送到系统数据总线11无操作××011无操作××1××禁止A1A0操作00010数据由系统数据总线送到A口01数据由系统数据总线送到B口10数据由系统数据总线送到C口11控制字由系统数据总线送到控制口0001数据由A口送到系统数据总线01数据由B口送到系统数据总线10数据或状态由C口送到系统数据总线11无操作××011无操作××1××禁止8255A读/写功能表5.2.3 8255A的控制字1．工作方式控制字特征位 A组控制 B组控制 1D6D5D4D3D2D1D00 C口低4位输出00 A口方式01 C口低4位输入01 A口方式11x A口方式20 B口输出0 A口输出1 B口输入1 A口输入0 B口方式00 C口高4位输出1 B口方式11 C口高4位输入5.2.3 8255A的控制字2．C口置位/复位控制字置位/复位特征位未用 C口位选择1D6D5D4D3D2D1D00 指定口线复位000 PC01 指定口线置位001 PC1010 PC2011 PC3100 PC4101 PC5110 PC6111 PC75.2.4 8255A的工作方式方式0 基本输入/输出方式 ( 适用于A口、B口、C口 )　A口、B口、C口高4位、C口低4位皆可作为单向数据传输口，通过I/O指令可以随时进行数据的输入/输出操作，而无需固定的联络信号，也不使用中断。　　方式0只能用于无条件传送方式或查询传送方式。方式1 选通输入/输出方式 ( 适用于A口、B口 )