第7章-并行接口.pptVIP

第7章 并行接口 7.1 并行接口的特点 并行接口是指接口电路与I/O设备之间采用多根数据线并行传输数据。相对于串行接口一根线传输数据来说，并行接口有如下基本特点。 ① 在接口与I/O设备之间的多根数据线上传输字节、字或双字宽度数据，传输速率较快。 ② 除数据线外，还有握手联络信号线实现异步互锁协议，提高数据传输的可靠性。 ③ 所传输的并行数据的格式、传输速率和工作时序，均由被连接或控制的I/O设备操作的要求决定，没有固定的规定。 ④ 在并行数据传输过程中，一般不作差错检验和传输速率控制。 ⑤ 并行接口用于近距离传输。 从上述特点可以得知，并行接口是一种多线连接、使用自由、应用广泛、适于近距离传输的接口。 7.2 组成并行接口电路的元器件 并行接口电路的形式可有多种选择，可采用一般的IC电路、可编程的并行接口芯片及可编程的逻辑阵列器件。 1．一般的IC芯片 三态缓冲器74LS244、锁存器74ALS373，这类并行接口可用于对一些简单的I/O设备进行控制。 2．可编程并行接口芯片 可编程并行接口芯片（如82C55A）功能强、可靠性高、通用性好，并且使用灵活方便，因此成为并行接口设计的首选芯片。本章将重点讨论基于可编程并行接口芯片的并行接口。 3．CPLD/FPGA器件 采用CPLD/FPGA器件，可以实现复杂的接口功能，并且可以将接口中的辅助电路，如I/O端口地址译码电路都包含进去，这是今后接口设计的发展趋势。 CPLD和FPGA是大规模或超大规模可编程逻辑阵列芯片，采用这种方案设计接口电路时，需要使用硬件描述语言（如Verilog HDL）和专门的开发工具，显然所涉及的知识面更广，因而难度稍有增加。 7.3 可编程并行接口芯片82C55A 82C55A可编程外围接口（Programmable Peripheral Interface）是一个通用型、功能强且成本低的接口芯片。 82C55A可把任意一个TTL兼容的I/O设备与微处理器相连接（通过总线）。 7.3.1 82C55A的外部特性和内部寄存器 1．82C55A外部特性 82C55A是一个单+5V电源供电、40个引脚的双列直插式组件，其外部引脚如图7.1所示。其引脚也分为面向系统总线和面向I/O设备信号线两部分。 （1）面向系统总线的信号线 （2）面向I/O设备的信号线 （3）C端口的使用特点 C端口的使用比较特殊，它除做数据端口外，还可做状态端口、专用联络线和作按位控制用。具体用途如下。 ① 做数据端口。 ② 做状态端口。 ③ 做专用（固定）联络信号线。 ④ 做按位控制用。（ C端口是做按位控制用） 2．82C55A内部寄存器 82C55A内部包含4个部分：①数据总线缓冲器；②读/写控制逻辑；③输入/输出端口PA、PB、PC；④A组和B组控制电路，其内部结构如图7.2所示。 “读/写控制逻辑”中设置有命令寄存器，接收CPU发来的命令字。 3个8位输入/输出端口(Port)，提供给用户连接I/O设备使用。每个端口包含一个数据输入寄存器和一个数据输出寄存器。输入时端口有三态缓冲器的功能，输出时端口有数据锁存器功能。 A组和B组两个控制电路的作用是A组控制A端口和C端口的上半部(PC7～PC4 )的工作方式和输入/输出，B组控制B端口和C端口的下半部(PC3～PC0)的工作方式和输入/输出。 3. 82C55A的端口地址 82C55A的应用分两种情况：一是系统配置的并行接口，二是用户扩展的并行接口。 系统配置的82C55A端口地址由系统分配，见表3.1，其中，3个数据端口分别是PA口为60H，PB口为61H，PC口为62H。命令与状态口为63H。 用户扩展的82C55A端口地址由用户选定，见表3.3，其中，PA口为300H，PB口为301H, PC口为302H，命令与状态口为303H。 7.3.2 82C55A的工作方式 接口芯片82C55A总的来说是并行接口，可设置3种工作方式，从而扩展了82C55A的使用功能。 82C55A的3种工作方式，由于其功能不同、工作时序及状态字不一样。 1．0方式—基本输入/输出方式 0方式的特点：把端口置成输入或输出；不要求固定的联络（应答）信号，无固定的工作时序和固定的工作状态字；适用于无条件或查询方式与CPU交换数据，不能采用中断方式交换数据。因此，0方式使用起来不受什么限制。 0方式的功能：A端口做数据端口（8位并行）；B端口做数据端口（8位并行）；C端口做数据端口（4位并行，分高4位和低4位），或做位控，按位输出逻辑1或逻辑0。 2．1方式—选通输入/输出方式 1方式的特点：82C55A一次初始化只能把某个并行端口置成输入或输出；要求专用的联络（应答）信号，有固定的工作时序和专用的工作状态字。 适用于查询或中断方式与CPU