第1章EDA技术概述(511KB).pptVIP

EDA技术及应用 --建模、仿真、综合、验证和实现— 课程的主要内容 EDA技术概述 FPGA与CPLD的结构原理 Verilog 设计入门 EDA工具应用初步 Verilog 设计深入 EDA 工具应用深入 课程的主要内容 系统设计优化 有限状态机设计技术 Verilog 行为仿真 SOPC 系统开发技术 课时安排和学习方法 理论课时20次，40学时 8次实验，每次2小时 理论与实践结合的学习方法 自己看书、上机练习为主 考核：考试70%+实验15%+平时15% 课时安排和学习方法 教材： 1.《EDA技术实用教程--Verilog HDL版》 2.《EDA实验教程（一）》 EDA技术的相关网址： 1. www. fpga. com. cn 2. www. edaclub. net 3. www. edachina. com 第1章 EDA技术概述 1.1 EDA技术及其发展 EDA（Electronic Design Automation） 20世纪70年代 CAD 20世纪80年代 CAE 20世纪90年代 EDA 21世纪后 EDA技术得到了更大的发展 1.2　EDA技术实现目标 1.2 EDA技术实现目标 1. 可编程逻辑器件 2. 半定制或全定制ASIC （1）门阵列ASIC （2）标准单元ASIC 3. 混合ASIC 1.3 硬件描述语言Verilog HDL VHDL Verilog HDL SystemVerilog System C 1.4　其他常用HDL VHDL 与Verilog相比，VHDL有下列优势： 语法比Verilog严谨，通过EDA工具自动语法检查，易排除许多设计中的疏忽。 有很好的行为级描述能力和一定的系统级描述能力，而Verilog建模时，行为与系统级抽象及相关描述能力不及VHDL。 1.4　其他常用HDL 与Verilog相比，VHDL有下列不足： ● VHDL代码较冗长，在相同逻辑功能描述时，Verilog的代码比VHDL少许多。 ● VHDL对数据类型匹配要求过于严格，初学时会感到不是很方便，编程耗时也较多；而Verilog支持自动类型转换，初学者容易入门。 ● VHDL对版图级、管子级这些较为底层的描述级别，几乎不支持，无法直接作集成电路底层建模。 1.5 HDL综合 综合器（Aanlysis synthesis） 将项目的HDL、原理图等描述，针对给 定硬件结构进行编译、优化、转换和综合， 最终获得门级电路甚至更底层的电路描述文 件。 综合过程就是将电路的高级语言描述转 换成低级的，可与FPGA/CPLD相映射的网 表文件。 1.5 HDL综合 1.6 自顶向下的设计技术 1.7 EDA技术的优势 （1）大大降低设计成本，缩短设计周期。 （2）有各类库的支持。 （3）简化了设计文档的管理。 （4）日益强大的逻辑设计仿真测试技术。 （5）设计者拥有完全的自主权，再无受制于人之虞。 1.7 EDA技术的优势 （6）设计语言标准化，开发工具规范化，设计成果通用性，良好的可移植与可测试性，为系统开发提供了可靠的保证。 （7）能将所有设计环节纳入统一的自顶向下的设计方案中。 （8）整个设计流程上充分利用计算机的自动设计能力，在各个设计层次上利用计算机完成不同内容的仿真模拟，而且在系统板设计结束后仍可利用计算机对硬件系统进行完整全面的测试。 1.8 EDA设计流程 1.8 EDA设计流程 1.8.1 设计输入（原理图/HDL文本编辑） 1. 图形输入 2. HDL文本输入 1.8.2 综合 1.8 EDA设计流程 1.8.3 适配 （2）功能仿真 （1）时序仿真 1.8.4 时序仿真与功能仿真 1.8.5 编程下载 1.8.6 硬件测试 1.9　ASIC及其设计流程 1.9　ASIC及其设计流程 1.9.1 ASIC设计简介 1.9　ASIC及其设计流程 1.9.2 ASIC设计一般流程简述 1.10 常用EDA工具 1.10.1 设计输入编辑器 1.10.2 HDL综合器 1.10.3 仿真器 1.10.4 适配器 1.10.5 下载器 1.11 Quartus II概述 1.12 IP核 IP就是知识产权核或知识产权模块的意思，在EDA技术开发中具有十分重要的地位。 软IP是用Verilog/VHDL等硬件描述语言描述的功能块，但是并