摘要：本文首先综述了EDA技术和PLD器件的发展概况；然后对 .docVIP

基于VHDL的单片机设计 学生： 指导老师： 摘要 图3-1CPU整体框图 这种设计方法主要考虑比较条件转移指令CJNE设计上的方便与规范性；而减1条件转移指令DJNZ的指令操作需要进行减1操作，正好可以利用ALU单元的相应算术运算来进行，因此可通过ALU单元来间接的运行实现。此类条件转移指令共6条，是由ALU单元间接实现的；其余的47条指令则由ALU单元直接实现，这47条指令包括算术逻辑运算指令、逻辑运算指令和环移指令。ALU单元要control单元配合起来工作才可正常运行，即需由control单元提供控制信号和数据给ALU单元。 控制单元的VHDL语言实现 控制单元起着控制器的作用，单片机程序和原始数据的输入、CPU内部的信息处理、处理结果的输出、外部设备与单片机之间的信息交换等，都是在控制单元的控制下实现的。本设计中控制单元主要完成的功能为指令译码、中断判优及处理、时序控制和微操作控制等。 图3-2控制单元整体框图 由图3-2可知，控制单元由两个:control_fsm模块和control_mem模块，其主要的设计方法为有限状态机的设计，通过状态的转换而产生相应的微操作信号，进而实现相应的指令的执行[4]。其中，control_fsm模块主要实现中断的响应及111条指令的译码并产生各指令的微操作码，主要是通过有限状态机的设计来实现相应的功能；而control_mem模块主要完成由control_fsm模块产生的微操作信号的具体操作过程，控制RAM存储器的读写地址及数据传输、PC寄存器的赋值、串口与定时器的中断信号处理、中断的查询、特殊寄存器的读写等功能。 其VHDL语言实现代码如下： when IC_ADD_A_RR= --ADD A,Rr if state=FETCH then s_adr_mux=0110; --确定Rr的地址 s_nextstate=EXEC1; --转至EXEC1状态执行 elsif state=EXEC1 then alu_cmd_o=ADD_ACC_RAM; --通知ALU单元执行加法操作 s_data_mux=0011; --ALU单元操作数值操作 s_regs_wr_en=011; --对累加器及相应状态位进行操作 s_pc_inc_en=0001; --对PC寄存器进行操作 s_nextstate=FETCH; --返回FETCH状态，等待下一条指令的执行 end if; 本指令为单字节双时钟周期指令，寻址方式为寄存器寻址。当从指令存储器中取出的指令代码与程序中代码IC_ADD_A_RR相对应时，即执行本段代码程序。执行过程如下，在FETCH状态时，确定是寄存器寻址方式（由control_fsm模块完成），然后转到相应的寄存器寻址方式处理段代码进行寄存器地址的确定（由control_mem模块完成），为寄存器内数据的取出做准备；然后是状态转移到EXEC1进行操作。当进入EXEC1状态后进行如下操作，通知ALU单元进行加法操作，操作数为ACC和相应的RAM单元；提供ALU单元所需的运算数据，使ALU单元进行运算；把操作结果写入ACC，并对标志位CY,OV,AC置位；使程序计数器PC加1；使状态机返回到FETCH状态，等待下一条指令的执行。至此本条指令运行结束。 3.2.1计数器/定时器模块 定时器/计数器是16位的定时器/计数器，本设计中有两个这样的定时器/计数器，这也是8051本身所具有的特征。对这两个定时器/计数器的控制主要是通过TCON和TMOD两个特殊功能寄存器实现的。图3-3、图3-4列出了这两个寄存器的控制位。 图3-3定时器控制寄存器TCON各位定义 由图3-3和3-4可知，定时器/计数器的工作状态和工作模式，主要由TCON和TMOD两个特殊寄存器的状态位来控制。而这些控制位的信号是通过CPU来控制和加载的，CPU通过传递给特殊寄存器相应的值进而控制定时器/计数器的操作。而定时器/计数器又有两种工作模式，即定时器模式和计数器模式，在每种模式2、3。表3.1列出了它们在四种工作方式下的不同功能。 图3-4定时器方式控制寄存器TMOD格式 表3.1定时器/计数器工作方式 3.2.1UART串口模块 UART串口是全双工通用异步接收/发送器，可用于串行通信。有两个数据缓冲器(SBUF)，一个用作发送，另一个用作接收。这两个数据缓冲器物理上各自独立，通用一个地址99H，发送缓冲器只写不读，接收缓冲器只读不写。其中接收缓冲器是双缓冲