synopsis_VCS_makefile编写.docxVIP

SYNOPSYS VCS Makefile文件编写与研究SYNOPSYS VCS Makefile文件编写与研究这个Makefile是synopsys提供的模板，看上去非常好用，你只要按部就班提供实际项目的参数就可以了。我们来看这个文件的头部说明：?makefile?其实完全可以用csh或其他脚本来编写，只是VCS使用的linux内置的make命令定义了一个标准的仿真脚本，make命令是专门用来?做项目的源文件管理和编译控制的命令。这篇文章重点看synpsys的标准仿真脚本都做了哪些操作，然后使用其他脚本来实现。这里主要是自己?写的一点东西，有些地方是猜测的或者不准确。#---------------------------------------------------------------------------------------------------------------------------# SYNOPSYS CONFIDENTIAL - This is an unpublished, proprietary work of?# Synopsys, Inc., and is fully protected under copyright and trade secret?# laws. You may not view, use, disclose, copy, or distribute this file or?# any information contained herein except pursuant to a valid written?# license from Synopsys.?#?SYNOPSYS公司的版权声明，没有权限不可使用?#-----------------------------------------------------------------------------------------------------------------------------#??Filename : $Id: Makefile,v 1.0 2006/07/18 23:59:59 vangundy Exp $?#??Created by?? : Synopsys Inc. 07/17/2006?#??$Author?????: vangundy $?#??Description : Demonstrates Verilog DUT and SVTB using VCS?#??makefile文件头#---------------------------------------------------------------------------------------------------------------------------#?? The Makefile works on two seperate flows.? The DEBUG flow is intended to be used?#?? During debugging of a testcase and/or the DUT.?? The REGRESSION flow is used?#?? During regression runs and collects coverage data.?#??该makefile模版包括两部分流程，debug（查错）流程和regress（回归测试）流程，两个流程大致步骤都相同都是：Compile，SIM（urg，覆盖?#??率的分析和采集），debug时主要是跑一个pattern，并dump VPD文件，SIM的同时可以打开DVE视图界面，结束后观察波形，regress主要用#??于采集覆盖率，一般要跑多个pattern，这时就无需dump VPD文件（节约时间），由于是debug后有进行的重复运行，所以叫regress（回归）。?#??在我们的验证平台中，若不做代码覆盖率的功能，可以不写regress，只要写debug的流程和跑多个pattern的脚本就好了。?#---------------------------------------------------------------------------------------------------------------------#?? The DEBUG flow turns on VPD dumping and turns off coverage collection.?? After?#?? building a testcase using the debug targets, yo