基于Atmega128的并行AD(TLC0820)设计精选.doc

基于Atmega128的并行AD(TLC0820)设计 院系： 实验学生： 指导老师： 二零一一年七月 目录 1、设计任务………………………………………4 2、芯片简介………………………………………4 2.1 特点…………………………………………4 2.2 引脚说明……………………………………4 2.3 工作原理……………………………………5 2.4 时序分析……………………………………6 3、系统方案设计…………………………………9 3.1 信号输入处理模块的论证与选择…………9 3.2 AD转换模块的论证与选择………………10 3.3 软件程序模块的论证与选择…………… 10 4、系统理论分析与计算……………………… 11 4.1 信号输入处理电路的分析与计算…………11 4.2 AD转换电路的分析与计算………………11 4.3软件程序的分析与实现……………………11 5、电路设计………………………………………16 5.1 系统总体框图………………………………16 5.2 信号输入处理电路原理图…………………16 5.3 AD转换电路原理图…………………………16 5.4 电源…………………………………………17 6、测试方案与测试结果…………………………17 6.1 测试方案……………………………………17 6.2 测试条件与仪器……………………………17 6.3 测试结果与分析……………………………17 6.3.1 测试结果（数据）……………………18 6.3.2 测试分析与结论……………………….18 附录1 参考文献………………………………… 19 附录2 系统原理图 ………………………………19 1、设计任务 设计制作一个AD转换电路，要求使用Atmega128对测量数据进行处理及显示。AD转换芯片要求使用先进的LinCMOS 8 位模数转换器TLC0820（与ADC0820完全兼容）。 2、芯片简介 2.1 特点 ·先进的LinCMOS 硅门技术 ·8 位分辨率 ·差分基准输入 ·并行微处理器接口 ·在温度范围内转化及存取时间 读方式…………2.5 μs Max ·无需外部时钟或振荡器 ·片内的采样与保持 ·单--5 伏电源 ·TLC0820A 可直接替代国家半导体ADC0820C/CC 及AD 公司的AD7820K/B/T 2.2 引脚说明 引脚号 名称 I/O 说明 1 ANLG LN I 模拟输入端 13 CS I 片选端。CS 须保持低电平以便AD识别RD 或WR 2~7 D0~D7 O 数据端，3 态数据输出 10 GND 地 9 INT O 中断。在写读方式时，中断输出 （INT ）变低提示内部计数延迟时间 td(int)完成及结果数据在输出锁定。典型的延迟时间 td(int) 是 800ns ，在WS 上升缘后开始（见工作特性及图3 ）。如果RD 在td(int)结束前变低则 INT 在 td(RIL)结束时变低且转换结果即可读出 （见图 2 ）。INT 由RD 可CS 上升缘复位 7 MODE I 方式选择。MODE 通过类似下拉电阻的50μA 电流源与GND相连。当 MODE低电平选择读方式。当MODE高电平则选择写-读方式 19 NC 无内部连接 18 OFLW O 溢出指示端。正常情况时OFLW是一逻辑高电平。可是如果模拟输入比Vref+高，OFLW在转换结束时将变低。可用于级联两个或多个器件以提高分辨率 （9 或 10 位） 8 RD I 读。CS 低电平的写读方式下，3 态数据输出D0 至D7 在RD 变低时被激活。通过在内部计数延迟时间结束之前读数据，RD也可用 2.3 工作原理 TLC0820AC 和TLC0820AI 均采用取样数据比较器技术及普遍用于许多高速转换器的快闪技术。应用两个4 位快闪模数转换器完成 8 位输出。 推荐的模拟输入电压范围是0.1V 至VCC+0.1V 。小于Vref-+1/2LSB 或大于Vref++1/2LSB 的模拟输入信号 分别转换为00 00 00 00 或 11 11 11 11