电子电工学第8章 门电路与组合逻辑电路.pptVIP

第8章 门电路与组合逻辑电路 8.1 数字电路基础 8.1.1 数制和码制 8.1.2 逻辑运算与逻辑门电路 2. “或”门电路及“或”逻辑运算 3. “非”门电路及“非”逻辑运算 8.1.3复合逻辑运算与其他门电路 2. “或非”门及“或非”逻辑运算 3.与或非逻辑运算及“与或非”门 4. “异或”门及“异或”逻辑运算 5. “同或”门及“同或”逻辑运算 6. 三态门 三态门的逻辑符号： 8.2 逻辑代数的运算法则与逻辑函数的化简 二 逻辑代数的运算法则 2. 逻辑代数运算的基本定理 3. 逻辑代数运算的基本规则 4. 逻辑函数的化简 （2）图形化简法 最小项 卡诺图的画法 例： 最小项的性质 合并最小项的规律 注 意 具有约束的逻辑函数化简 8.3 组合逻辑电路的分析和设计 8.3.2 组合逻辑电路的设计 8.4 组合逻辑电路的应用 2.全加器 8.4.2 编码器 1. 二进制编码器 2. 十进制编码器 8.4.3 译码器 （2）由状态表写出逻辑式 全加器的逻辑符号 用数字或某种文字和符号来表示某一对象或信号的过程称为编码。 编码器分类 普通二进制编码器、二 - 十进制编码器、优先编码器 编码器 I0 I1 I2 IN-1 Y0 Y1 Y2 Yn-1 2n N N/n线编码器： 普通编码器：任何时刻只能对一个对象进行编码的编码器。 普通编码器的输入是一组相互排斥的变量。 （1）列编码表 I0~I7为八个输入信号。Y0~Y2为输出的三位二进制代码。 1 1 1 1 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 Y0 Y1 Y2 I7 I6 I5 I4 I3 I2 I1 I0 输 出 输 入 （2）由编码表写出逻辑式 按取值为1列写： （3）由逻辑式画出辑逻图 输入：0~9十个数码; 输出：对应的二进制代码。 又称二-十进制代码，简称BCD码。 （1）确定二进制代码的位数 0~9个数码，要求有十种状态， 输出的四位(2n＞10．取n＝4)二进制代码。 （2）列编码表 最常用：8421编码方式。 四位二进制代码的前十种状态，表示0~9十个数码，后面六种状态去掉。 1 0 0 0 0 0 0 0 0 0 I9 0 1 0 0 0 0 0 0 0 0 I8 1 0 1 0 1 0 1 0 1 0 Y0 1 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 Y1 Y2 Y3 I7 I6 I5 I4 I3 I2 I1 I0 输 出 输 入 （3）由编码表写出逻辑式 （4）由逻辑式画出逻辑图 译码和编码的过程相反。 编码：是将某种信号或十进制的十个数码(输入)编成二进制代码(输出)。 译码：是将二进制代码(输入)按其编码时的原意译成对应的信号或十进制数码(输出)。 能完成译码功能的电路称为译码器。 1.化简： 2.证明： 右式 左式 左式=右式 图形化简：利用卡诺图化简逻辑函数的方法。 卡诺图：是逻辑函数的一种方块阵列图； 是一种最小项方格图。 最小项：是构成逻辑函数的基本单元。 如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，通常称为最小项。例如：Y=f(A,B,C)=ABC=m7 标准“与或”式：任何一个逻辑函数都可以展开成最小项之和的形式。 一个逻辑函数只有一个标准“与或”式。 2个变量的标准“与或”式：有22个最小项。 3个变量的标准“与或”式：有23个最小项。 n个变量的标准“与或”式：有2n个最小项。 　　将逻辑函数真值表中的最小项重新排列成矩阵形式，并且使矩阵的横方向和纵方向的逻辑变量的取值按照格雷码的顺序排列，这样构成的图形就是卡诺图。 卡诺图的画法 1）卡诺图一般画成正方形或矩形，图中分割出2n（n为变量个数）个小方格，每个小方格表示标准“与或”式中的一个最小项。 2）画图