EDA期中测试题.docVIP

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA期中测试题

1、在横线上填入合适的语句完成D触发器的设计。 library ieee; use ieee.std_logic_1164.all; entity d_flip is port(d, clk: in std_logic; ); end d_flip; architecture rtl of d_flip is begin process() begin if then ; ; end process; end rtl; 2、在横线上填入合适的语句完成2输入或非门的设计。library ieee; use ieee.std_logic_1164.all; nor2 is port(a,b:in std_logic; y:out std_logic); end nor2; architecture behave of is begin ; end behave; 3、clk上升沿有效、清零端CLRN、进位输出co。 6、阅读下列VHDL程序,画出相应RTL图 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY TRIS IS PORT ( CONTROL : IN STD_LOGIC; INN : IN STD_LOGIC; Q : INOUT STD_LOGIC; Y : OUT STD_LOGIC ); END TRIS; ARCHITECTURE ONE OF TRIS IS BEGIN PROCESS (CONTROL, INN, Q) BEGIN IF (CONTROL = 0) THEN Y = Q; Q = Z; ELSE Q = INN; Y = Z; END IF; END PROCESS; END ONE;

文档评论(0)

xcs88858 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档