学号-××× -VLSI实验报告.docVIP

南京邮电大学 VLSI设计实验报告 （2011/2012学年 第一学期） 学 院：电子科学与工程学院 专 业：微电子学 学 号：************* 姓 名：××× 指 导：××× 实验时间：2011年9月—2011年10月 实验1 内容：1. 熟悉cadence系统 2. 学习电路图绘制 练习： 如何进入cadence系统？ 建立library，建立电路 学习基本的电路绘制方法：以反相器、3输入与非门、3输入或非门为练习。 绘制一下电路图： 解答： 1、电路如图： 图1-1 练习电路1 电路2如图： 图1-2 练习电路2 实验2 内容：电路图瞬态仿真 练习： 对单级、多级反相器进行电路仿真，输入信号为100kHz的方波信号，工作电压5V，得出输出波形； 对多级反相器进行仿真时，改变反相器的MOS管宽长比，比较输出的上升时间和下降时间，可与理论变化进行对比。 分别对2输入与非门、3输入或非门进行仿真，输入信号要求自行设计，包含analogLib库里面的Vdc（高、低电平设置）、Vpulse、Vpwl三个电压源，熟悉它们的应用。 解答： 1、单级反相器电路图： 图2-1 单级反相器电路 单级反相器输入输出波形图： 图2-2 单级反相器输入输出波形 多级反相器电路图（3级）： 图2-3 多级反相器电路 多级反相器输入输出波形图： 图2-4 多级反相器输入输出波形 改变多级反相器中MOS的宽长比，以改变PMOS为例，对比输出结果 宽长比为2： 图2-5 PMOS宽长比为2的输入输出波形 宽长比为20： 图2-6 PMOS宽长比为20的输入输出波形 分析： 为了更好地对比两种宽长比情况，我把两图都放大至34us至42us之间的波形。可以看出，PMOS宽长比20波形中的一级反相后的上升下降时间，要比PMOS宽长比为2波形中的一级反相后的上升下降时间要短，说明PMOS宽长比越大，上升下降时间减小得越快。 2、二输入与非门电路图： 图2-7 二输入与非门电路 二输入与非门输入输出波形图： 图2-8 二输入与非门输入输出波形 三输入或非门电路图： 图2-9 三输入或非门电路 三输入或非门输入输出波形图： 图2-10 三输入或非门输入输出波形 实验3 （注意：每次仿真时，必须采用SpectreS先进行仿真，以便破解仿真器） 内容：1. 完成所有示例的练习 2. 完成最后的实验任务 实验任务: 设计两个不同器件参数的反相器，并对其进行输入电压扫描仿真，获得如下波形：一个反相器在1V电压之内翻转，另一个在1V~2V电压之间翻转。 在设计报告中要明确指出NMOS和PMOS管的宽长比，以及仿真结果，并进行适当分析。 回顾nmos,pmos管的I/V特性曲线：漏电流Id随栅源电压Vgs变化的曲线，以及Id随Vds变化的曲线。 通过DC仿真，对nmos和pmos的I/V特性进行模拟，获得I/V曲线。 提示：分别设置Vgs和Vds为变量，采用dc扫描仿真，获得波形。 3. 对示例1中的电流镜电路进行温度特性仿真，获得流过电阻的电流温度特性（-20~80度），以及电阻上端电压的温度特性（-20~80度）。 解答： 1、在1V以内翻转的反相器电路图及波形图： 图3-1 在1V以内翻转的反相器电路及波形 电路图中，下拉器件NMOS的宽长比为70，上拉器件PMOS的宽长比为1。 在1V~2V之间翻转的反相器电路图及波形图： 图3-2 在1V~2V之间翻转的反相器电路及波形 电路图中，下拉器件NMOS的宽长比为0.5，上拉器件PMOS的宽长比为1。 分析： 上拉器件PMOS的宽长比越高，越能使翻转点往高电压方向移动；下拉器件NMOS的宽长比越高，越能使翻转点往低电压方向移动。 在1V以内翻转的电路中，NMOS和PMOS宽长比之比为70；在1V~2V之间翻转的电路中，NMOS和PMOS宽长比之比为0.5。 综上所述，NMOS和PMOS的宽长比之比越大，越能使翻转点往低电压方向移动。 2、NMOS的I—V特性曲线： NMOS的漏电流Id随栅源电压Vgs变化的曲线： 图3-3 NMOS的漏电流Id随栅源电压Vgs变化 由图可见，当栅源电压在大于0.7V左右时漏电流才大于0。 NMOS的漏电流Id随漏源电压Vds变化的曲线： 图3-4 NMOS的漏电流Id随漏电压Vds变化 图为固定栅源电压为3V的曲线。由图可见，当Vds比较小时，可认为Id成线性增长；当Vds继续增大时，Id曲线趋于平缓，Id趋于饱和；Vds继续增长到某一临界值时，Id突然增大，MOS管发生击穿。 PMOS的I—V特性曲线： PMOS的漏电流Id随栅源电压Vgs变化的曲线： 图3-5 PMOS的漏电流Id随栅源电压