Pusch资源映射.pptVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Pusch资源映射

LOGO LOGO Pusch资源映射 总结 Contents LTE物理层概况 FPGA的应用及开发简介 PUSCH资源映射原理 PUSCH资源映射的设计 1、LTE物理层概况 LTE标准是由3GPP继第三代移动通信技术标准后,提出的一个长期演进计划,旨在通过以OFDM为基础的下一代空中接口技术 LTE在下行链路中采用OFDM空中接口技术,上行链路中采用SC-FDMA空中接口技术,能够扩展支持1.25、2.5、5、10、15、20MHz等系统带宽。其下行链路数据传输速率达到100Mbit/s,上行链路数据传输速率达到50Mbit/s。相对于第三代移动通信系统,显著的增加了频谱效率,减少控制面延时。 LTE空中接口协议 n here 1、LTE物理层概况 LTE用户平面接口协义栈包括物理(PHY)层、媒体接入控制(MAC)层、无线链路控制(RLC)层及分组数据汇聚协议(PDCP)层 LTE空中接口协议 1、LTE物理层概况 物理层:向高层提供数据传输服务,可以通过MAC子层并使用传输信道来接入这些服务。 媒体接入控制层:主要实现与调度和HARQ相关的功能。 无线链路控制层:主要实现与ARQ相关的功能。 分组数据汇聚协议层:主要实现头压缩与解压缩、数据加密、控制面数据完整性保护。 LTE空中接口协议 1、LTE物理层概况 LTE物理层 LTE物理层主要为MAC层的数据传输提供以下服务[3]:传输块的错误检验和纠错、速率匹配以有HARQ软合并、传输信道到物理信道的映射、功率控制或分配、调制解调、频域时域的同步、物理层测理、多天线空时信号处理(MIMO、BF以及发射分集)、射频处理。 1、LTE物理层概况 LTE物理层 TE物理层包含有9条物理信道,分别为:物理上行共享信道(PUSCH)、物理上行控制信(PUCCH)、物理随机接入信道(PRACH)、物理下行共享信(PDSCH)、物理多播信道(PMCH)、物理下行控制信道(PDCCH)、物理广播信道(PBCH)。 1、LTE物理层概况 数据处理技术环节 LTE物理层的数据处理技术环节主要有CRC添加、码块分割、信道编码、码块级联、信道交织、小区加扰、调制、层映射、预编码、传输预编码、资源映射、OFDM调制、SC-FDMA调制等。不同的信道所包含的技术环节不同。 FPGA应用与开发流程 FPGA结构 FPGA基本由6部分组成:可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核。 输入/输出(Input/Output)单元:它们是芯片与外界电路的接口部分,完成不同电器特性下对输入/输出信号的驱动与匹配要求。 基本可编程逻辑单元:是可编程逻辑的主体,可以根据设计灵活地改变内部连接与配置,完成不同的逻辑功能。基本可编程逻辑单元通常是由查找表(LUT, Look Up Table)寄存器(Register)组成的。 嵌入式块RAM:FPGA内嵌的块RAM一般可以灵活的配置为单口RAM(SPRAM,Signal Port RAM)、双口RAM(DPRAM,Double Port RAM)、伪双口RAM(Pseudo DPRAM和FIFO(First In First Out)等常用存储结构。 丰富的布线资源 :FPGA内部有着非常丰富的布线资源,这些布线资源根据工艺、长度、宽度和分布位置的不同而划分为不同的等级, 内嵌专用硬核 :内嵌专用硬核主要指那些通用性较差,不为大多数FPGA器件所包含的硬核(Hard Core)。 FPGA应用与开发流程 FPGA开发流程 完整的FPGA设计流程包括电路设计与输入、功能仿真、综合、综合后仿真、实现、布局布线后仿真与验证和下载调试等主要步骤。 电路设计与输入:是根据工程师的设计方法将所设计的功能描述给编程软件。 功能仿真:电路设计完成后,要用专用的仿真工具对设计进行功能仿真,验证电路功能是否符合设计要求。 综合优化:是指将HDL语言、原理图设计输入翻译成由与、或、非门,RAM,触发器等基本逻辑单元组成的逻辑连接。 综合后仿真:综合完成后检查综合结果是否与原设计一致。 实现:将综合输出的逻辑网表配置到具体FPGA器件上 时序仿真与验证:时序仿真中应该将布局布线的实验文件反标到设计中,使仿真机包含门延时,又包含线延时信息。 FPGA应用与开发流程 PUSCH资源映射原理 PUSCH资源概述 资源映射(Mapping to Resource Element)是指LTE系统的物理层处理时,对时间、信道及功率等受限资源进行分配,LTE无线资源具体包括时间、子载波和功率。LTE物理层上行信道中,资源映射的具体处理是将传输预编码后的数据(复数符号)与参考信号映射到高层所指示的物理资源块中。

文档评论(0)

xy88118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档