嵌入式硬件基础_10周.ppt

嵌入式系统硬件基础 RISC和CISC 冯·诺依曼体系结构和哈佛体系结构 流水线 总线 存储器 高速输入输出接口 输入输出设备 CISC与RISC的对比 指令流水线—以ARM为例 为增加处理器指令流的速度，ARM7 系列使用3级流水线. 允许多个操作同时处理，比逐条指令执行要快。 PC指向正被取指的指令，而非正在执行的指令 最佳流水线 该例中用6个时钟周期执行了6条指令 所有的操作都在寄存器中（单周期执行） 指令周期数 (CPI) = 1 LDR 流水线举例 该例中，用6周期执行了4条指令 指令周期数 (CPI) = 1.5 高速缓存（CACHE） 总线和总线桥 嵌入式处理器体系结构 按体系结构的不同可分为五大类 ARM MIPS POWER PC X86 SH系列 ARM 公司的ARM RISC处理器 ARM 7 Thumb 家族 ARM 9 Thumb 家族 ARM 10 Thumb 家族 ARM 11 Thumb 家族 Intel StrongARM StrongARM 110 StrongARM 1100 StrongARM 1110 StrongARM 1111 INTEL的Xscale架构处理器 MIPS 从1986年推出R2000处理器以来，MIPS陆续推出R3000、R4000、R8000等。 之后,MIPS公司的战略发生变化，把重点放在嵌入式系统。 1999年，MIPS公司发布了MIPS32和MIPS64体系结构标准，集成了原来所有的MIPS指令集，并且增加了许多更强大的功能。 此后MIPS公司又陆续开发了高性能、低功耗的32位和64位处理器内核。 MIPS RISC MIPS 在MIPS的32位内核中 4K系列对应于SOC应用设计； M4K系列内核是为在下一代消费电子、网络、宽带应用中越来越受欢迎的多CPU SOC所设计； 4KE系列具有目前32位通用嵌入式处理器中最高的DMIPS/MHz性能指标； 4KS系列由于采用了特殊的SmartMIPS体系结构，特别适用于需要安全数据传输的领域，比如网络、智能卡等； 5K和20Kc系列属于MIPS的64位内核 5K能提供1.4DMIPS/MHz的性能以及最低350MHz的运行速率。 20Kc是当今最快的可授权嵌入式处理器内核。一般运行在600MHz，具有7段流水线的20Kc内核，能提供1.2GFLOPS的峰值浮点运算能力。 MIPS 在嵌入式处理器市场中，基于MIPS内核的处理器占据了相当大的数量 2002年，一共付运了8700万片采用MIPS内核的嵌入式处理器，份额仅次于ARM位居全球第二。 在目前快速增长的比如Cable Modem、DSL Modem、DVD录像机等领域内，MIPS的市场份额位居第一。 MIPS的合作伙伴包括了AMD，IDT，NEC，TI，SONY等众多厂商 PowerPC体系结构 Motorola半导体（现Freescale半导体）联合IBM以及苹果电脑 IBM PowerPC750 PowerPCG3 Motorola MPC MC X86体系结构 Intel X86体系结构 AMD必威体育精装版的X86体系结构嵌入式处理器产品为Geode 系列处理器 CISC指令集 SH体系结构 SH(SuperH)系列是由前日立半导体公司（现Renesas公司）推出的嵌入式处理器 SH系列的CPU指令格式是固定的，只有一个字长，绝大多数指令是单周期完成的，即使是复杂的乘加指令也仅需2个时钟周期 为了克服内存访问的瓶颈，SH的CPU简化寻址方式，采用Load/Store(装载/存储)结构，并且在片内设置高速缓存，以减少访问内存的时间 1999年底，SH系列累计生产达1.18亿片。 SH系列投入市场后，用量最多的是工业，占总量的36%，第二位是办公自动化，占总量的26%；第三位是消费领域；再其次的是通信领域。 此外，汽车导航、定位、控制系统，也是SH系列不小的一个市场。 在美国，SH系列占有较大的市场份额 型号 SH1-4（32位） SH5(64位) 总线 总线的主要参数有 总线的带宽 总线的位宽 总线的工作时钟频率 总线机制 微处理器（CPU）是嵌入式系统硬件平台的核心构件，但不是全部。按照冯·诺依曼体系结构思想，计算机的硬件是由CPU、存储器和I/O设备三部分组成的。总线是把CPU与存储器、I/O设备相连接的信息通道，但总线并不仅仅指的是一束信号线，而应包含相应的通信协议。按照使用场合的不同，总线分成芯片级总线（CPU总线）、板卡级总线（内总线）和系统级总线（外总线）。 ISA IBM 公司于1981 年推出的基于8 位机PC/XT 的总线，称为PC 总线。 IBM 公司于1984 年推出了16 位P