[工学]电工学 第二十一章 触发器和时序逻辑电路20-3.pptVIP

21.3 计数器 21.3.1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 21.3.2 十进制计数器 逻辑功能及外引线排列 逻辑功能及外引线排列 逻辑功能及外引线排列 下一页 返回 上一页 退出 章目录 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 分类 加法计数器 减法计数器 可逆计数器 (按计数功能 ) 异步计数器 同步计数器 (按计数脉冲引入方式) 二进制计数器 十进制计数器 N 进制计数器 (按计数制) 按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。 1. 异步二进制加法计数器 异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (CP) 二进制加法计数器状态表 从状态表可看出： 最低位触发器来 一个脉冲就翻转 一次，每个触发 器由 1变为 0 时， 要产生进位信号, 这个进位信号应 使相邻的高位触 发器翻转。 1 0 1 0 当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次. 清零 RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 计数脉冲 三位异步二进制加法计数器 在电路图中J、Ｋ悬空表示J、K=1 下降沿 触发翻转 每来一个CP翻转一次 当相邻低位触发器由1变 0 时翻转 异步二进制加法器工作波形 2分频 4分频 8分频 每个触发器翻转的时间有先后，与计数脉冲不同步 CP 1 2 3 4 5 6 7 8 Q0 Q1 Q2 用D触发器构成三位二进制异步加法器 ？ ？ 2、若构成减法计数器CP又如何连接？ 思考 1、各触发器CP应如何连接？ 各D触发器已接成T′触发器，即具有计数功能 CP 清零 RD Q D Q Q0 F0 Q D Q Q1 FF1 Q D Q Q2 FF2 2. 同步二进制加法计数器 异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速度较慢。 同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。 同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。 同步计数器组成原则: 根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (CP) 二进制加法计数器状态表 从状态表可看出： 最低位触发器FF0每来一个脉冲就翻转一次； FF1：当Q0=1时，再来一个脉冲则翻转一次； FF2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。 0 1 2 3 4 5 6 7 8 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1