802.11a物理层设计-讲稿A.pptVIP

5.1 同步系统的FPGA实现—帧检测 帧检测状态的判定流程 帧检测电路的仿真效果： 帧检测状态指示信号。 5.2 同步系统的FPGA实现—符号定时同步 基于短训练序列与本地存储序列的互相关结构： 互相关电路的仿真效果： 0.8us (16个基带采样间隔) 5.2 同步系统的FPGA实现—符号定时同步 峰值有哪些信誉好的足球投注网站流程： 峰值有哪些信誉好的足球投注网站电路的仿真效果： 基于连续多峰值有哪些信誉好的足球投注网站的置信度提高策略： 5.2 同步系统的FPGA实现—符号定时同步 定时判决电路的仿真效果： 长前导符号的定时同步指示信号。 后续OFDM符号的定时同步指示信号。 5.3 同步系统的FPGA实现—时域频率同步 1）粗频率同步结构(与信号帧检测实现定时与频偏联合估计与同步，采用短训练序列)： 2）细频率同步结构(与粗频率同步结构相似，采用长训练序列)： CORDIC CORDIC CORDIC 5.3 同步系统的FPGA实现—时域频率同步 时域频率同步电路的仿真效果(加入CFO=0.4)： 估计值： 真实值： 0.4×312.5kHz=125kHz 粗频偏估计值 细频偏估计值 5.4 同步系统的FPGA实现—频域定时偏差估计 实验验证—时域定时同步 帧检测电路： 符号定时电路： SignalTapII给出的FPGA内部逻辑 实验验证—时域频率同步 时域频率同步电路: 加入CFO为-200kHz 加入CFO为624kHz 估计值： 估计误差：20Hz 估计值： 估计误差：10Hz 实验验证—频域定时偏差估计与补偿 定时同步偏差补偿前： 定时同步偏差补偿后： 5.5 同步系统的FPGA实现—频域同步处理 频偏估计： 采样频偏估计： 残余相位跟踪： 硬件平台结构： 硬件平台实物： 5.6 硬件平台 PHY RF模块 （Max2831或XN221） PHY基带处理模块 （FPGA：Altera EP3C120） MAC处理模块 （ARM9：S3C2410） 5.6 硬件平台—性能分析 可以在前导训练序列的持续时间内实现准确的时频同步(16us)； 载波频偏捕获范围达±625kHz范围； 载波频率同步精度优于10-3； 可对15个基带样点内的超前定时偏差进行有效的估计与补偿； 可对大范围内的载波相差进行准确的跟踪与补偿； 可实现IEEE 802.11a标准规定的6Mbps～18Mbps内可靠的无线传输。 致 谢 谢谢大家！ 方案设计与可行性分析 BPSK QPSK 16-QAM 64-QAM CFO=1.25，TO=-3.25 ，SFO=20ppm, N_OCT=2334 导频插入方式：±7，±21 信道估计与均衡——基于导频的估计均衡方法 导频信道估计算法：基于最小均方（LS） 准则、基于MMSE准则 插值算法：线性插值、高斯插值、Cubic插值等 OFDM基本原理 OFDM基带信号： 式中，Re(·)为复数取实部运算，Xl,k是分配给第l个OFDM符号内第k个子信道的数据符号，fc为载波频率，△F=1/T为子信道带宽，T=NTs，其中N为OFDM符号的子信道数，Ts为基带采样周期，K为OFDM符号内有效的数据子载波数， 且满足KN。 可以使用IDFT/DFT实现OFDM调制和解调。 发射信号频谱(Agilent E4408B)： ALTERA SignalTapII测试的PHY发射时序。 LeCroy WavePro7100测试的发射正交基带信号。 实验验证—发射机系统 实验验证—接收机系统 OFDM接收机系统实现结构： 资源类型 资源消耗 PLLs 2 REGs 32,476 Memory bits 342,368 Embedded Multiplier(9-bit) 162 硬件资源消耗： OFDM 同步系统 接收基带 处理系统 总 结—主要工作 详细分析了OFDM系统的基本原理，及各种同步误差对OFDM系统性能的影响； 完成基于IEEE 802.11a标准的OFDM同步算法设计、仿真与性能分析； 根据系统的同步性能要求完成基于IEEE 802.11a标准的OFDM同步系统方案设计与性能分析； 完成OFDM同步系统的结构设计与FPGA实现； 完成基于IEEE 802.11a标准的PHY收发基带处理器结构设计与FPGA实现； 完成适于IEEE 802.11a 标准的MAC-PHY协议管理与数据通信接口的设计与FPGA实现； 完成OFDM无线传输系统的联调，并对测试结果进行了分析。 * * * * * IEEE802.11a物理层算法的设计与FPGA实现 吴皓威 重庆大学通信与测控中心 2010年4月 课题的研究意义 一、IEEE802.11a OFDM物理层参数 二、 同步误差