第二章-SOC单片机的结构与原理演示幻灯片.ppt

扩展中断允许寄存器EIE1、EIE2 中断允许寄存器 EIE1各位的定义如下： R/W R/W R/W R/W R/W R/W R/W R/W 复位值 ECP1R ECP1F ECP0R ECP0F EPCA0 EWADC0 ESMB0 ESPI0 位7 位6 位5 位4 位3 位2 位1 位0 ? SFR地址： 0xE6 中断允许寄存器 EIE2各位的定义如下： R/W R/W R/W R/W R/W R/W R/W R/W 复位值 EXVLD ES1 EX7 EX6 EADC1 ET4 EADC0 ET3 位7 位6 位5 位4 位3 位2 位1 位0 ? SFR地址： 0xE7 中断优先级寄存器IP R/W R/W R/W R/W R/W R/W R/W R/W 复位值 — — PT2 PS0 PT1 PX1 PT0 PX0 位7 位6 位5 位4 位3 位2 位1 位0 （可位寻址） SFR地址： 0xB8 0：低优先级、 1：高优先级 低优先级可以被高优先级中断嵌套，反之不能；同级中断不能实现嵌套。 R/W R/W R/W R/W R/W R/W R/W R/W 复位值 PXVLD XTLVLD PX7 PX6 PADC1 PT4 PADC0 PT3 位7 位6 位5 位4 位3 位2 位1 位0 ? SFR地址： 0xF7 R/W R/W R/W R/W R/W R/W R/W R/W 复位值 PCP1R PCP1F PCP0R PCP0F PPCA0 PWADC0 PSMB0 PSPI0 位7 位6 位5 位4 位3 位2 位1 位0 ? SFR地址： 0xF6 扩展中断优先级寄存器 EIP1、EIP2 相同优先级的硬件查询顺序 中断源 同级时的优先顺序 外部中断0 定时器0中断 外部中断1 定时器1中断 串行口0中断 定时器2中断 ? . . . 串行口1中断 外部晶振准备好 P41 表2-5 高 低 3．中断响应过程：响应时间 最快为5个时钟周期： 1个周期用于检测中断； 4个周期完成对ISR的长调用（LCALL）。 如果申请中断时CPU正在执行RETI指令，则需要再执行一条指令才能进入中断服务程序。 最长为18个时钟周期 ： 1个时钟周期检测中断； 5个时钟周期执行RETI； 8个时钟周期完成DIV指令； 4个时钟周期执行对ISR的长调用（LCALL）。 3．中断响应过程：硬件动作 １．为实现嵌套，先置位相应优先级状态触发器（不可寻址，用于指示CPU开始处理的中断的优先级别） ２．执行一条硬件子程序长调用指令（LCALL），转到相应ISR入口 3．清除中断请求标志（有些中断源如RI、TI不能自动清除，需要在中断服务程序中用软件清除）。 4．PC（断点）入栈（但不保护PSW），将ISR的入口（中断向量，P41表2-5 ，间隔8B，通常安排一条相应的跳转指令）地址送程序计数器PC。 4．外部中断触发方式的选择 外部中断0、1（/INT0、/INT1)有两种触发方式: （１）低电平触发方式 每时钟周期采样一次，外部中断输入信号必须有效（保持低电平）至CPU响应该中断为止，同时在中断服务程序返回之前必须清除中断请求信号，否则CPU在中断返回后又会再次响应中断。 （２）负边沿触发方式 外部中断标志触发器锁存外部中断输入线上的负跳变，即使暂时得不到CPU响应，中断请求标志也不会丢失。 2.5 端口输入/输出（并行口） C8051F020有8个8位并行I/O端口、64个数字I/O引脚。 低端端口（P0～P3）：既可以按位寻址也可以按字节寻址。 高端端口（P4～P7）：只能按字节寻址。 可以在外部扩展时提供总线信号（AB、DB、CB）、给片内资源（数字资源、模拟资源）提供对外引脚（仅P0～P3） 。 所有引脚都耐5V电压，都可以被配置为漏极开路或推挽输出方式和弱上拉。 端口I/O单元的原理