09-存储系统02.pptVIP

1）静态随机存储器 SRAM 的位存储单元 存储机理：利用双稳态触发器保存数据。 存 1：T1通、T2止 存 0：T1止、T2通 字线Z：连地址线 位线W：连数据线 分析： （1）保持数据：不送地址信号（Z=0，T5T6截止） （2）读出：送地址（Z=1），发读命令 （3）写入：送地址（Z=1），送数据（W=0/1），发写命令 2）动态随机存储器 DRAM 的位存储单元 存储机理：利用MOS电路中栅板电容保存数据。 存 1：电容有电荷 存 0：电容无电荷 字线Z：连地址线 位线W：连数据线 分析： （1）保持信息：不送地址信号（Z=0，T截止） （2）读出：送地址（Z=1），发读命令 （3）写入：送地址（Z=1），送数据（W=0/1），发写命令 由于目前生产的存储器，单片的容量很有限，它在字数或字长方面与实 际存储器的要求都有很大差距，需要在字向和位向进行扩充才能满足需 要。所以，现在的内存条是由几片存储芯片组成。 1) 位扩展：用多个存储器芯片对字长进行扩充。 2) 字扩展: 增加存储器中字的数量。 Intel 2114引脚及逻辑符号 (a) 引脚 (b) 逻辑符号 静态存储器的封装 3.2.3、主存储器组成 地址线 数据线 读写 信号 片选 信号 存储器的内部数据通过输入/输出和三态门电路与数据总线相连。 由片选信号/CS和读写信号/WE一起来控制三态门。 写入：CS=1，/W=0，从数据总线写入数据到存储器。 读出：CS=1，/W=1，由存储器读出数据到数据总线上。 注意：读操作与写操作是分时进行的，读时不能写，写时不能读， 输入三态门与输出三态门互锁，因而数据总线上的信号不冲突。 3.2.3、主存储器组成 地址线 Z=1 3.2.3、主存储器组成 一个 SRAM存储器由：存储体、读写电路、地址译码、控制电路等组成。 存储体（存储矩阵）：存储单元的集合，通常用X地址线和Y地址线 的交叉点选择所需的存储单元。　 　　 地址译码器：将二进制代码表示的地址转换成输出端的高电位，用来 驱动相应的读写电路，以便选择所要访问的存储单元。 驱动器: 双译码结构中，在译码器输出后加驱动器，驱动挂在各条 X方向选择线上的所有存储元电路。 I/O电路：处于数据总线和被选用的存储单元之间，控制被选中的存储 单元读出或写入，并放大数据信号。 片选信号/CS: 在选择地址时，首先要选片，只有当片选信号有效时， 该存储芯片所连的地址线才有效。 输出驱动电路:为了扩展存储器的容量，常需要将几个芯片的数据线并联 使用；另外存储器的读出数据或写入数据都放在双向的数 据总线上。这就用到三态输出缓冲器。 3.2.3、主存储器组成 3.1、主存储器概述 3.2、主存储器构成 3.2.1、位单元构成（RAM、ROM） 3.2.2、地址译码（单向，双向） 3.2.3、主存储器组成（芯片封装） 3.3、主存储器扩展 3.3.1、位扩展（数据线扩充） 3.3.2、字扩展（地址线扩充） 3.3.3、位字扩展（先位后字） 3、主存储器 内存条就是多个存储芯片的扩展 位方向 两个 16K × 4 扩充到 16K × 8 地址线 14条（A0-A13） 两A0并连，两A1并连… 数据线 8条（D0-D7） 片选信号并连，接地 读写信号并连 3.3.1、位扩展 1K=210=1024 8K=213 16K=214 见K+10 字线(地址线) × 位线(数据线) 起始地址0000： 00 0000 0000 0000 …… 终止地址3FFF：11 1111 1111 1111 位扩展后：两片16K×4芯片成一16K×8芯片 3.3.1、位扩展 1K=210=1024 8K=213 16K=214 见K+10 3.1、主存储器概述 3.2、主存储器构成 3.2.1、位单元构成（RAM、ROM）