[工学]第六章 异步时序逻辑电路.ppt

　　非稳定状态下输出指定的法则为： 　　若转换前后两个稳定状态的输出相同，则指定非稳定状 态下的输出与稳态下的输出相同；若转换前后两个稳定状态 的输出不同，则可指定非稳定状态下的输出为任意值“d”。 (思考：为什么？) 　　(3) 填入无关状态和无关输出 　　对稳态下输入不允许到达的列，在相应处填入任意状态 和任意输出，用“d”表示，即作为无关处理。 　　例　某电平异步时序逻辑电路有两个输入端x1和x2，一个 输出端Z。输出与输入之间的关系为：若x1x2=00,则Z=0，之后 当x1x2=01或10时，Z=1；若x1x2=11，则Z=1，之后当x1x2=01或 10时，Z=0。作出该电路的原始流程表。 　　解　借助时间图形成该电路原始流程表的过程如下。 　　(1)　画出典型输入、输出时间图并设立相应状态 　　根据题意，可画出该电路典型输入、输出时间图并设立状态如下。 　　(2)建立原始流程表 　　根据波形图中设立的状 态和填写原始流程表的步骤， 可构造出该问题的原始流程 表。 二、化简原始流程表 　　在进行电平异步时序逻辑电路设计时，流程表中的状态 数目决定了电路中反馈回路的数目，即状态数目的多少与电 路的复杂程度直接相关。为了获得一种经济、合理的设计方 案，必须对原始流程表进行化简，求出最简流程表。 目的------------------简化电路结构。 　　由于原始流程表中含有不确定的状态和输出，因而原始 流程表的化简是建立在状态相容这一概念基础之上的。 1．相容行的概念 　　原始流程表中的每一行代表一个稳定状态，因而相容状态 的概念被引申为相容行的概念。 　　相容行：对于原始流程表中的某两行，如果每一列给定的 输出相同，且给定的激励状态相同、交错、循环、相容或为各 自本身，则这两行为相容行。 　　☆在检查输出时，对于一个给定而另一个任意，或者 两个均任意的情况，作为相同情况处理。 注意： 　　☆在检查激励状态时，按以下原则确定稳定状态、非稳定状态和任意状态的相容性。 　　(1)稳定状态　 和非稳定状态i相容； 　　(2)若稳定状态　 和　 相容，则稳定状态　 和非稳定状 　　　 态j相容； 　　(3)若稳定状态　 和　 相容，则非稳定状态 i和j相容； 　　(4)稳定状态　　和非稳定状态i均与任意状态“d”相容, 　　　 任意状态“d”与任意状态“d”相容。 i i j i i j i 　　2.化简的方法与一般步骤 　　化简原始流程表与化简不完全给定状态表的过程类似。 　　注意: 　　对各相容行类中的相容行进行合并时,当输出存在给定值和任意值“d” 时，合并后取给定值；当激励状态存在稳定状态和非稳定状态时，合并时取稳定状态；当激励状态存在给定状态和任意状态“d”时，合并时取给定状态。 　　 　（1）作隐含表，找出相容行对；  　（2）作合并图，求出最大相容行类；  　（3）从相容行类中选择一个最小闭覆盖； 　（4）状态行合并，作出最简流程表。 例　化简如下原始流程表。 　解　根据化简原始流程表的方法和步骤，化简过程如下： （1）作隐含表，找相容行 　原始流程表对应的隐含表如右下图所示。 　根据相容行的判断规则，可找出相容行对：(1，2)，(1，3)，(2，3)，(2，6)，(3，5)，(4，5) ，(4，6)，(5，6)。 　(2)作合并图，求最大相容行类 　根据所得出的相容行对，可作出合并图如下图所示。 　　由合并图可知，最大相容行类为： 　　(1，2，3)，(4，5，6)， 　　(3，5)，(2，6)。 　　(3)选择一个最小闭覆盖 　　选择最大相容行类构成的集合{(1，2，3)，(4, 5, 6)}， 便可满足覆盖、闭合和最小3个条件。所以，该集合即为原始流 程表的最小闭覆盖。 　令：(1，2，3)　　　A， (4，5，6)　　　B，可得到 最简流程表如下表所示。 (4)作出最简流程表 三、 状态编码 　　状态编码的任务： 　　(1) 根据化简后的状态数目确定二进制代码的位数； 　　(2) 选择一种合适的状态分配方案，将每个状态用一个 二进制代码表示。 　　注意：确定分配方案时应考虑的主要问题是如何避免反馈回路之间的临界竞争，保证电路可靠地实现预定功能。 　　常用的几种方法: 　　1. 相邻状态，相邻分配 　　相邻状态：是指稳态下输入取值作相邻变化时，需要直接发生转换的状态。 　　相邻分配：是指分配给相邻状态的代码为相邻代码。 　　通常借助状态相邻图确定流程表中各状态的相邻关系。 　　状态相邻图:将流程表中的每一个状态加圈表示，并从每 一个稳态出发，找出输入取值作相邻变化时的下一个稳态,用 有向线段将其连接起来，表示这两个状态为