pcb测试的的技术.pdfVIP

组装类型 通孔插装技术（THT ） 表面安装技术（SMT ） 芯片级封装 （CSP） 面积比较 （组装面积/芯片面积） 80：1 7 . 8 ：1 ＜1 . 2：1 典型代表元件 DIP QFP → BGA μBGA 典型元件I/O 数 16~64 32~304 121~ 1600 1000 图1-1 路组装技术的发展 2 、PCB 电性测试技术 电性能测试主要是测试基板线路的导通性(Continuity)及绝缘性(Isolation) ，导通性测试是指通过 测量同一网络内结点间的 阻值是否小于导通阀值从而判断该线路是否有断开现象，即通常所说的 开路；绝缘测试是指通过测量不同网络的结点间的 阻值是否大于绝缘阀值从而判断绝缘网络是否 有短路现象。随着线路密度的增加，电性能测试的难度也虽之增加，相继产生了新的测试技术以应 对PCB 行业的发展。导致测试难度增加的主要因素有：基板表面的PAD 大小、PAD 跨距 （Pitch ）、 导线间距缩小使导通孔径缩小，PAD 表面镀层的压痕限制、测量阻值精度要求的提高、测试速度要 求的提高等因素。下面将从测试原理上对当今PCB 测试的解决方案加以阐述。 PCB 电性能测试从原理上可分为两类： 阻法测试和 容法测试； 阻法测试又可分成二端式 测试、四端式测试；按照测试探头是否与PCB 完全接触划分又可分为接触式测试和非接触式测试， 关系如下图所示： 图2-1 PCB 电性测试分类 2.1 两端式测试 在接触式测试中两端式测试是目前普遍应用的一种方案，测试的精度虽然不高(1 Ω), 但是用来 判断线路的开短路已经能满足绝大部分的线路板的需要, 因四端式测试还不能满足高密度的线 路板测试, 只有在密度不高埋阻埋容类的线路板上应用. 2.1.1 原理简述 其等效 路如图(4) 图2-2 等效 路图 Vt 为施加在测试两端的 压，通常在导通测试时小于15V， 绝缘测试最高达300V。I 为恒 流，保证测试时流过 路的最大 保护 流，通常在导通测试时小 于100mA 。绝缘测试时为数十微 安到不超过10mA 。(注：IPC-9252 规定此 流不应超过此范围，否则有可能造成线路损坏。) ； KH 为高 流端流入的开关，KL 为低 流端流入的开关，开关矩阵可以由高压晶体管或场效应管 (MOS-FET)配对组成，配对数则为测试机最大可测试点数；V 为测量 路，在图中导通测试时A 、B 为同一回路中的两个测试点，则RL + RS = VT / I 。RS 为回路接触 阻，实际测试时，则要减去（通 常为经验值）。所以此测量方法并不是很准确，通常只能做到最小 10 欧姆的最小导通阀值。绝缘测 试时，A 、B 分别为两个网络端点，V 在实际测量时，要被放大100K 倍左右才能测量出数十微安的 漏电。RL = V / VT.A (A 为放大倍数) 2.1.2 与PCB 测试点连接的方法 主要有三种方式，一是有夹具测试，探针按照线路板的测试点位置排布在测试夹具上与 PCB 相应的测试点相连；二是无夹具的移动探针式测试（又称飞针测试），该种方式只有几根探针，探针 在线路板上快速移动与测试点接触；三是JP 导 胶测试，利用 胶的各向异性实现连接。 .专用测试 使用绕线或 缆连接的方式制做的夹具，通常称为专用夹具。 图 2-4 专用测试结构图 利用专用夹具测试称为专用测试 优点：结构简单，技术难度小，设备成本低。 缺点：密度高，点数多时，成本最高，所以在高密度测试时， 一般不推荐使用。 在日本，由于测试针的尺寸可以做到非常小(＜0.1mm＝ 所以 在小面积的高密度测试时，也较常使用此类测试，但一般配置 CCD 系统或移动夹具测试。 通用测试 利用通用测试夹具与具有标准密度点阵的针床进行测试称为通用测试 图 2-5 通用测试结构图 如图2-5 其中测试夹具上的探针一侧与线路板的测试Pad