[工学]VLSI设计基础2.pptVIP

VLSI设计基础 本章概要： MOS晶体管基础 CMOS逻辑部件 MOS集成电路工艺基础 版图设计 2.1 MOS晶体管基础 MOS晶体管结构及基本工作原理 MOS晶体管的阈值电压VT MOS晶体管的电流-电压特性 调到第8章介绍 MOS晶体管主要电参量 CMOS结构 2.1.1 MOS晶体管结构及基本工作原理 2.1.1 MOS晶体管结构及基本工作原理 2.1.1 MOS晶体管结构及基本工作原理 2.1.1 MOS晶体管结构及基本工作原理 2.1.1 MOS晶体管结构及基本工作原理 2.1.1 MOS晶体管结构及基本工作原理 2.1.3 MOS晶体管的电流-电压特性 2.1.3 MOS晶体管的电流-电压特性 2.1.5 CMOS结构 2.1.5 CMOS结构 2.2 CMOS逻辑部件 CMOS倒相器设计 CMOS与非门和或非门的结构及其等效倒相器设计方法 其他CMOS逻辑门 D触发器 内部信号的分布式驱动结构 2.2.1 CMOS倒相器设计 2.2.1 CMOS倒相器设计 2.2.1 CMOS倒相器设计 2.2.1 CMOS倒相器设计 2.2.1 CMOS倒相器设计 2.2.2 CMOS与非门和或非门的结构及其等效倒相器设计方法 2.2.2 CMOS与非门和或非门的结构及其等效倒相器设计方法 2.2.2 CMOS与非门和或非门的结构及其等效倒相器设计方法 2.2.2 CMOS与非门和或非门的结构及其等效倒相器设计方法 2.2.2 CMOS与非门和或非门的结构及其等效倒相器设计方法 2.2.2 CMOS与非门和或非门的结构及其等效倒相器设计方法 2.2.2 CMOS与非门和或非门的结构及其等效倒相器设计方法 将与非门中的N个串联NMOS管等效为倒相器中的NMOS管，将N个并联的PMOS管等效为倒相器中的PMOS管。 根据频率要求和有关参数计算等效倒相器NMOS和PMOS的宽长比。 NMOS管为串联结构，为保持下降时间不变，各NMOS管的等效电阻必须缩小N倍，即它们的宽长比必须是倒相器中NMOS管宽长比的N倍。 为保证在只有一个PMOS晶体管导通的情况下，仍能获得所需的上升时间，要求各PMOS管的宽长比与倒相器中PMOS管相同。 2.2.3 其他CMOS逻辑门 2.2.3 其他CMOS逻辑门 将下拉网络（NMOS管）等效为倒相器中的NMOS管，将上拉网络（PMOS管）等效为倒相器中的PMOS管。 根据频率要求和有关参数计算等效倒相器NMOS和PMOS的宽长比。 对于串联网络结构，为保持时间常数不变，串联网络各单元的等效电阻必须缩小N倍，即它们的等效宽长比必须是倒相器中对应晶体管宽长比的N倍。 对于并联网络结构，为保证在只有一个并联支路导通的情况下，仍能获得所需的电阻，要求各并联支路等效晶体管宽长比与倒相器中对应晶体管相同。 对于串联网络结构中的局部并联结构，每个并联支路的等效晶体管宽长比与串联网络单元的等效晶体管相同。 2.2.3 其他CMOS逻辑门 2.2.3 其他CMOS逻辑门 2.2.3 其他CMOS逻辑门 2.2.3 其他CMOS逻辑门 2.2.3 其他CMOS逻辑门 2.2.3 其他CMOS逻辑门 2.2.3 其他CMOS逻辑门 2.2.4 D触发器 2.2.5 内部信号的分布式驱动结构 2.3 MOS集成电路工艺基础 基本的集成电路加工工艺 CMOS工艺简化流程 Bi-CMOS工艺技术 2.3.1 基本的集成电路加工工艺 器件制造基本问题 掩膜板（MASKS） 图形转移技术 掺杂技术 氧化及热处理技术 气相沉积技术 2.3.1 基本的集成电路加工工艺器件制造基本问题 2.3.1 基本的集成电路加工工艺掩膜板（MASKS） 2.3.1 基本的集成电路加工工艺图形转移技术 2.3.1 基本的集成电路加工工艺掺杂技术 2.3.1 基本的集成电路加工工艺氧化及热处理技术 2.3.1 基本的集成电路加工工艺气相沉积技术 2.3.2 CMOS工艺简化流程 2.3.3 Bi-CMOS工艺技术 以P阱CMOS工艺为基础的Bi-CMOS工艺 以N阱CMOS工艺为基础的Bi-CMOS工艺 2.4 版图设计 简单MOSFET版图 大尺寸MOSFET的版图设计 2.4.1 简单MOSFET版图 2.4.2 大尺寸MOSFET的版图设计 2.4.2 大尺寸MOSFET的版图设计 2.4.2 大尺寸MOSFET的版图设计 在本章描述了哪些问题 .2 CMOS与或非门 .2 CMOS或与非门 .2 异或门 .2 同或门（异或非门） 12个晶体管 10个晶体管 .2 CMOS传输门