[高等教育]第5章 数字集成电路系统设计.ppt

第五章 数字集成电路系统设计 5.1 二进制加法器(Adder) 5.2 二进制乘法器(Multiplier) 5.3 桶型移位器(Barrel Shifter) 5.4 可编程逻辑器件 5.5 半导体存储器 5.1 二进制加法器（Adder） 5.1.1 一位加法器——半加器（Half Adder）与全加器（Full Adder） 根据二进制的运算规则， 两个一位二进制数相加的真值表如表 5 - 1 所列。 根据该真值表， 可以得到一位半加器的逻辑运算表达式： Sum=A XOR B Carry=A AND B (5 -1) 由上可见， 对于任意两个一位二进制数相加， 其结果除了本位的和（Sum）之外， 还可能向上一位产生进位（Carry）。 这样一来， 在多位加法运算中， 高位数值相加时， 不但要考虑本位数的运算， 还必须考虑下一位运算向本位产生的进位。 全加器就是完成此功能的运算部件， 一位全加器真值表如表 5-2 所列。 一位全加器的逻辑运算表达式为： 根据式(5 - 2)可以得到一位全加器的逻辑电路图如图 5 - 1 所示。 注意， 该全加器电路利用进位输出信号Cout来产生和Sum， 此时Sum信号相对于Cout会有一个延时。 该特性对于多位并行加法器是合适的， 因为在多位并行加法器中, Cout信号是“逐级”通过各位的， 所以进位延时应尽量小。 5.4 可编程逻辑器件 5.4.1 可编程逻辑器件的基本构成 可编程逻辑器件的种类繁多， 但它们均具有类似于图 5 - 18 所示的基本电路结构。 由图可见， PLD电路由输入控制电路、 可编程与/或阵列、 输出控制电路与反馈回路等部分组成。 1) 可编程与/或阵列 可编程与/或阵列是除现场可编程门阵列（FPGA）外大部分PLD器件实现各种逻辑功能的基础。 其逻辑功能主要由二极管开关电路实现， 可编程功能在技术上有两种实现方法。 一种方法是采用可以由用户编程器控制熔断的熔丝技术， 用该技术生产的PLD器件只能进行一次性编程， 编程一旦完成， 实现的功能就确定下来， 不能进行修改， 即所谓的OTP（One Time Programble）。它适合于批量生产型的电路或高可靠性电路，不适合数字系统在开发、研制阶段使用。 另一种方法是采用场效应管作为编程开关，编程数据储存于EPROM、EEPROM、FLASH RAM等可重复擦写的存储器中。这类器件灵活性大，适用于不同的场合。缺点是价格较高。 图 5 - 19 和图 5 - 20 分别是可编程与阵列和可编程或阵列的实际电路结构及其等效电路举例。 将可编程与阵列输出的乘积项接至可编程或阵列的输入， 就构成能够实现复杂逻辑功能（与/或逻辑）的可编程与/或阵列。 图5 - 21是用可编程与/或阵列实现给定逻辑功能的实例。 2. 可编程逻辑器件的输出结构 PLD输出部分的主要作用是提供输出信号的极性选择， 控制三态输入/输出， 输出信号的寄存与反馈等。 图5 - 22 所示是PLD器件几种常见的输出极性： 同相输出、 反相输出、 互补输出和可编程极性选择输出。 图5 - 23 是三态输出缓冲器及其反馈支路的输入/输出结构。 由于具有三态输出缓冲器， 所以与之相连的引脚实际上是一个可配置的双向输入/输出接口。 该三态缓冲器的控制端由一个专用的乘积项控制， 当该乘积项为1时， 三态缓冲器处于开通状态， 对应的引脚作为输出口使用， 同时该输出信号可以反馈回与阵列； 若该乘积项为0， 三态缓冲器处于高阻状态， 对应的引脚则为输入口。 由于此类型的输入/输出结构可以进行灵活配置， 其外部的输入/输出接口类型可以根据需要进行分配， 所以应用比较灵活。 又因为此结构具有反馈支路， 可以构成简单的触发器， 因而可以实现简单的时序逻辑功能。 5.4.2 几种典型的可编程逻辑器件 1. 可编程阵列逻辑（PAL）器件 PAL器件的特点是其只具有一个可编程的与阵列和一个固定的或阵列。 在固定的或阵列中，