[计算机硬件及网络]4 存储器与存储管理.pptVIP

第四章 存储器与存储管理 任课教师：杨利平 E-mail: yanglp@cqu.edu.cn * 第四章 存储器与存储管理 教学目标 了解存储器系统结构 掌握内存储器的构成原理和设计方法(实地址方式) 教学内容 分级存储器系统 内存储器的构成原理 虚拟存储器及存储管理(自学) 高速缓冲存储器(自学) 4.1 分级存储器系统 　　微机大都采用分级结构来组织存储器系统，如图所示。存储器从内到外分为四级：内部寄存器组、高速缓冲存储器、内存储器和外存储器。它们在存取速度上逐级递减，在存储容量上逐级递增。 4.2内存储器的构成原理 1. 半导体存储器的分类与选用原则 　　微机中的内存储器和高速缓冲存储器使用的一般都是MOS型存储芯片。从功能和应用角度看，可分为只读存储器(ROM)、随机读/写存储器(RAM)和顺序读/写存储器(SAM)。 　　RAM是一种随机读/写存储器，能够随时在任一地址读出内容或写入新内容，主要用于各种二进制信息的临时或缓冲存储。 　　ROM是一种只读存储器，无论是掩模ROM、还是PROM、EPROM、E2PROM，存储器内容一经写入，在工作过程中就只能读出而不能重写，即使掉电，写入的内容也不会丢失。因此，ROM主要用于存放各种系统软件、应用程序和常数、表格等。 选用芯片时，应考虑存取速度、存储容量和结构等因素。 4.2内存储器的构成原理 2. 存储器芯片的接口特性 　　存储器芯片的接口特性实质上包括存储器芯片的信号线以及这些信号线的作用、时序和它们与CPU三大总线的连接方法。 　　无论哪种存储器芯片，从与CPU接口的特性看，其外部引脚信号线都有以下四类（电源线和地线除外） （1）数据线——D0~Di (i值因芯片结构的字长而异)； （2）地址线——A0~Aj (j值因芯片结构的地址单元数而异)； （3）片选线—— 或 ，用于选中芯片； （4）读/写控制线—— ， ，用于控制芯片中数据的输出、输入。 4.2内存储器的构成原理 2. 存储器芯片的接口特性 　　四类引脚信号线与CPU三大总线的接口方法一般为 （1）数据线、地址线分别与CPU的某几位数据线和某几位地址线（一般为低位地址线）直接相连； （2）片选线与CPU其余地址线（一般为高位地址线）经译码后的输出信号线相连； （3）读/写控制线一般与CPU控制总线中对应的读、写信号线相连。如果两边信号线及其时序基本匹配，可直接连接；否则，需要经过简单的组合并引入时序匹配逻辑才能相连。 EPROM、EEPROM、SRAM、DRAM几种存储器芯片的特点见教材P131~P138。 4.2内存储器的构成原理 3. 内存储器设计 　　一般地，一个微机系统的内存储器由几片甚至几十片存储芯片组成，内存储器设计实际上就是用多个存储芯片构成存储器系统，并使之与CPU总线正确接口。 　　内存储器设计包括三方面工作：（1）存储器结构确定；（2）存储器芯片的选配；（3）存储器接口的设计。 4.2内存储器的构成原理 3. 内存储器设计 (1)存储器结构的确定 存储器结构的确定，主要指采用单存储体结构还是多存储体结构 为了能支持各种数据宽度操作，存储器一般都按字节编址 对CPU外部总线为8位的微机系统，其存储器只需要单体结构 对CPU外部总线为16位的微机系统，需要两个8位存储体 对80386、80486等32位CPU，需要使用4个8位存储体 4.2内存储器的构成原理 3. 内存储器设计 (1)存储器结构的确定 4.2内存储器的构成原理 3. 内存储器设计 (1)存储器结构的确定 4.2内存储器的构成原理 3. 内存储器设计 (2)存储器芯片的选配 　　存储器芯片的选配包括芯片的选择和组配两方面。 　　芯片的选择主要是根据应用需求和各类芯片的优缺点确定。 　　在构成一定容量的内存时，单个存储芯片是不足以满足数据位数（即字长）或地址单元数（又叫字数）的要求的，需要用多个存储芯片进行组配。 存储芯片的组配包括位扩展、字扩展和字位扩展。 4.2内存储器的构成原理 3. 内存储器设计 (2)存储器芯片的选配——位扩展 　　实际存储芯片的数据位数（字长）有8位、4位、1位的，如果选用的芯片字长小于8位，则需要进行位扩展，以满足8位存储体的字长要求。 　　实现位扩展的组内芯片连接方法是：各芯片的地址线和控制线（包括片选线、读/写控制线等）并连，而数据线分连（分别连接到CPU数据总线的不同位线上）。 4.2内存储器的构成原理 4.2内存储器的构成原理 3. 内存储器设计 (2)存储器芯片的选配——字扩展 　　当选用的存储芯片字长为8位，或经过位扩展后已成为8位存储体，但地址单元数不满足存储器容量要求时，则需要进行字扩展。 　　实现字扩展的连接