6.IO接口和总线.pptVIP

第六章 I/O接口 即：设置数据缓冲以解决两者速度差异所带来的不协调问题 外设所需的控制信号和它所提供的状态信号往往与系统的总线信号不兼容，信号转换是接口的一个重要任务。 模拟量——数字量：ADC，DAC 串行——并行：串并转换电路 8位——16位：缓冲电路 接收CPU传来的命令、控制信号、定时信号实施对外设的控制与管理， 将外设的工作状态和应答信号及时反馈回CPU I/O端口的地址译码与存储器的地址译码类似 目的是区分不同的外部设备：单独编址和存储器映像 例，不断读入按钮的状态，若按钮按下，LED亮，未按下则灭.注：三态门作为输入接口，锁存器作为输出接口Q7=1，亮；Q7=0，灭 STA：MOV DX，040H IN AL，DX AND AL，80H JNZ OPE MOV AL，80 OUT DX，80H JMP STA OPE：MOV AL，00H OUT DX，AL JMP STA * * §1 基本概念 CPU的外设种类繁多，在电平，功率，速度，信息形式上与CPU有很大的差别，有许多矛盾需解决，而不能简单的连接： 采用I/O接口的必要性： CPU和外设间交换信息存在如下问题： 速度不匹配 信号电平不匹配 信号格式不匹配 时序不匹配 I/O接口作为CPU与外设间的桥梁，完成CPU与外设的数据交换 接口的功能 针对存在的问题，接口电路和软件提供如下功能 速度不匹配------数据缓冲和数据锁存 接口的功能 针对存在的问题，接口电路和软件提供如下功能 信号电平不匹配------电平转换电路 接口的功能 针对存在的问题，接口电路和软件提供如下功能 信号格式不匹配------信息转换逻辑电路 接口的功能 针对存在的问题，接口电路和软件提供如下功能 时序不匹配------时序控制电路 接口的功能 针对存在的问题，接口电路和软件提供如下功能： 接口还需提供------地址译码电路 §2 I/O 寻址方式 存储器映像的寻址方式 将I/O当成存储器寻址，每个I/O占有存储器的一个地址。 与存储器一起占有1MB的存储空间 特点：指令丰富，I/O数量不受限制，不便于阅读 G1 G2A G2B C B A 译码器 Y0 Y1 Y7 … … RAM CE I/O CE M/IO A19 A14 A13 A12 A11 存储器地址空间(211=2KB) 00000H~007FFH I/O端口地址(211=2KB) 00800H~00FFFH CERAM=A19A18A17A16A15A14A13A12A11=0xxx x000 0 CEI/O =A19A18A17A16A15A14A13A12A11=0xxx x000 1 G1 G2A G2B C B A 译码器 Y0 Y1 Y7 … … I/O 1# CE I/O 2# CE A7 A6 A5 A4 A3 M/IO 第一片I/O芯片的端口地址 80H~87H 第一片I/O芯片的端口地址 88H~8FH I/O单独编址寻址方式 将存储器和I/O分别寻址 用专用的 IN 和OUT 指令 用8条地址线或16条地址线寻址 特点：I/O不占存储器地址，译码电路较简单。易于阅读 CEI/O1=A7A6A5A4A3= 1000 0 CEI/O2=A7A6A5A4A3=1000 1 CPU I/O 装置 数据 端口 状态 端口 控制 端口 端口地址 数据 M/IO WR RD 数据 数据 状态 控制 数据，状态和控制是不同性质的信息，必须分别传送 但CPU只有 IN 和 OUT 指令 所以外设的状态信息也必须作为数据输入 CPU发出的控制信息也必须作为数据输出 外设与主机的连接端口也包含：数据端口，状态端口和控制端口 每个端口一个地址，CPU是对端口寻址，而不是笼统对外设寻址 接口是有若干个端口组成 CPU与外设间的端口用于传送不同信息 1、程序控制传送方式 无条件传送方式（同步方式） 查询方式（条件传送） 2、中断方式 3、直接存储器存取方式（DMA） §3 CPU与外设间数据传送方式 无条件传送方式（同步方式） 用于CPU与低速的外设间传送数据。 数据的保持时间相对CPU的速度要慢得多。 输入端口直接用三态缓冲器，外界数据送到其输入端