汽车电工电子技术第8章.pptVIP

　　为了克服这个缺点，可增设图8.25所示的由基本RS触发器构成的记忆单元， 将它插在图8.25所示的P1与P2之间。当第十个脉冲结束时， 计数器状态为Q3Q2Q1Q0＝1010，即Q3＝1、Q1＝1、P1＝0，P2＝0使各触发器全部清零。此时若Q1先变为0，使P1＝1，但P2仍为0，这就是对清零信号的“记忆”作用。直到第十一个计数脉冲到来时，基本RS触发器同时收到该脉冲，使S＝0，P2＝1，清零信号从此消失。这就保证了各位触发器有足够的清零时间，提高了计数器的可靠性。 　　用反馈复零法除了能实现十进制计数器外，还可组成其他进制的计数器。 例如若为六进制计数器，反馈与非门输入端则应接Q2和Q1；七进制计数器，反馈与非门输入端应接Q2、Q1、Q0。  　　对于一些容量较大的计数器（或分频器），可以将两个以上的计数器串接起来。例如用六进制计数器与四进制计数器串联后， 就可构成二十四进制计数器。 8.6 寄 存 器 8.6.1 数码寄存器 　　1. 电路组成 　　如图8.26所示为由四个D触发器构成的四位数码寄存器， 四个D触发器的触发输入端D0～D3作为数码寄存器的并行数码输入端，Q0～Q3为数据输出端。四个时钟脉冲端CP连接在一起作为送数脉冲端。RD端为复位清“0”端（在图8.26中未画出）。 图8.26 数码寄存器逻辑图 　　2. 工作原理 　　根据D触发器的工作原理：在触发脉冲到来后，触发器的状态为D端的状态。寄存器在送数脉冲CP的上升沿作用下， 将四位数码（D0～D3）寄存到四个D触发器（Q0 ～Q3）中， 即触发器Q端的状态与D端相同。送数时，特别要注意的是： 由于CP脉冲触发是边沿触发，故在送数脉冲信号CP到来之前， 必须要准备好输入的数码，以保证寄存器的正常工作。 　　3. 集成数码寄存器　 　　将构成寄存器的多个触发器电路和控制逻辑门电路集成在一个芯片上，就可以得到集成数码寄存器。 集成数码寄存器种类较多，常见的有四位寄存器74HC175、六位寄存器74HC174和八位寄存器74HC374等。 8.6.2 移位寄存器 　　1. 电路组成 　　如图8.27所示为用四个D触发器组成的单向移位寄存器。 其中每个触发器的输出端Q依次接到高一位触发器的D端，只有第一个触发器F0的D端接收数据。四个触发器的复位端RD（低电平有效）并联在一起作为清“0”复位端， 时钟端CP并联在一起作为移位脉冲输入端CP。 因此， 它是一个同步时序电路， 属于串行输入、 并行输出的单向移位型寄存器。 图8.27 单向移位数码寄存器逻辑图 　　2. 工作原理 　　在移位脉冲CP（上升沿有效）到来时，串行输入数据便依次地移入一位。 因为每个触发器的Q端接到上一位的D端， 所以它的状态也同时依次移给高一位触发器，这种输入方式称为串行输入。 　　假设输入的数码为“1011”，寄存器的初始状态为“0000”， 先把最高位的“1”送至F0的D0端，当第一个移位脉冲信号到来时， Q0与D0的状态一致为“1”，Q0与D1相连，故D1＝“1”；再把第二位的“0”送至F0的D0端，当第二个移位脉冲信号到来时，Q1与D1的状态一致为“1”，Q0与D0的状态一致为“0”，此时Q1＝“1”， Q0＝“0”。依此类推，经过四个移位脉冲信号, 把数码“1011”全部移入到Q3、Q2、Q1、Q0中，即Q3Q2Q1Q0＝“1011”。此时，可以同时从四个触发器的Q端输出数据“1011”，这种输出方式称为并行输出。寄存器中的数码的移动情况如表8-13所示。 表8-13 移位寄存器的数码移动表 　　常用的八位串行输入/并行输出的集成移位寄存器有74HC164、 74HC194等。 当需要更多位数的移位寄存器时， 可以采用多片集成电路连接的方法。 如图8.28所示为用两片74HC164集成移位寄存器组成的16位移位寄存器。 图8.28 级联16位移位寄存器逻辑图 　　第一块集成电路（IC1）的A、B端连在一起作为串行数据输入端，其Q7与第二块集成电路(IC2)的A、B连在一起。两块集成电路的C端连在一起作为移位脉冲信号的输入端信号的输入端，其RD端连在一起作为清“0”复位端。 串行输入的数码在移位脉冲的作用下， 依次向IC1移入数据，又通过Q7移入IC2 ，完成十六位数据的移位。 　　1） J=0, K=0 　　设触发器初态为0，即Q＝0，Q＝1。当CP＝1时,由于主触发器S=Q·J=0，R=Q·K=0，所以状态不变，Q主＝0，Q主＝1。当CP下跳为0时，从触发器S从＝Q主＝0，R从＝Q主＝1，Q=0，Q＝1， 亦即状态不变。 若初态为1， 情况类似， 触发器状态不变。 　　2） J=0，K=1 　　设触发器初态为0，当CP＝1时，由于主触发