FTU硬件详细设计说明书应用.docVIP

FTU硬件详细设计说明书 产品线： 配电终端 产品类别： 产品型号： 产品版本： 文件状态 文档版本 作 者 完成日期 编制部门 硬件开发部  批准： 审核： 初审： 编写：  1. 引言 4 1.1. 前言 4 1.2. 文档术语 4 1.3. 参考文档 4 2. 开发环境 4 3. 硬件详细设计 5 3.1. 系统架构 5 3.2. 主板 5 3.2.1. 主板硬件框图 6 3.2.2. 模块1：CPU核心板 6 3.2.3. 模块2：时钟模块 18 3.2.4. 模块3：无线通讯 19 3.2.5. 模块6 以太网接口 25 3.2.6. RS232/RS485电路 26 3.2.7. SD卡模块电路 27 3.2.8. 直流量采集模块 28 3.2.9. USB HOST接口 30 3.3. 遥控遥信板 32 3.3.1. 硬件框图 32 3.3.2. 遥信电路模块 32 3.3.3. 遥控电路模块 33 3.4. 遥测板 34 3.4.1. 遥测板框图 34 3.4.2. 遥测电路模块 35 3.4.3. 电源模块 39 3.4.4. 41 3.4.5. 元器件总成本： 41 3.5. 硬件测试方法 41 4. FPGA逻辑设计 42 4.1. 子板逻辑 42 4.1.1. 架构概述 42 4.2. 主板逻辑 45 5. 结构工艺设计 45 5.1. 外观设计 45 5.1.1. 外形结构 45 5.1.2. 铭牌 46 5.1.3. 终端内部结构 46 5.2. 组屏方案 46 5.3. 其他 46 5.4. 46 引言 前言 文档术语 参考文档 开发环境 硬件设施：普通个人PC 软件：protel99 se Cadence 16.3 硬件详细设计 系统架构 主板 主板硬件框图 CPU核心板 功能： 保存各种数据，参数设置等其他需要保存的数据及给各功能模块提供逻辑接口。 接口描述： 32位RISC嵌入式ARM9+DSP内核CPU： OMAPL138ZWT，通过内置DDR2/mDDR控制器接口外扩1片32M/16位或64M/16 位DDR2 SDRAM：MT47H32M16HR/MT47H64M16HR； 通过内置外部存储器接口（EMIFA）外扩1片128MBytes NandFLASH：MT29F1G08ABAEAWP-IT和一片FPGA: ALTERA EP3C25F256; 通过内部集成的网络接口控制一片网络芯片：LAN8720A； CPU通过一个PWM口作为看门狗的定时喂狗信号来控制CPU的复位脚； 此外，CPU核心板把CPU内部集成的外设接口（例如USB、UART、IIC、SPI、MMC/SD等）和GPIO口及FPGA的LVDS口引出到核心板接口上供其他功能模块接口使用。 设计原理： 1）DDR2 因OMAPL138ZWT内部集成的RAM 较小，需外扩一片RAM，可利用芯片内置的DDR2/mDDR控制器接口外扩一片32M或64 M容量的 DDR2 SDRAM： MT47H32M16HR或MT47H64M16HR接口如Figure 15-19所示，引脚定义如Table 15-1所示； 为满足信号完整性要求，需要在信号线进行端接处理。因只接了一片DDR芯片所以采用串行端接，原理图如下： 2）NANDFLASH 因OMAPL138ZWT内部集成的ROM较小，需外扩一片NANDFLASH，可利用芯片内置的EMIFA接口外扩一片1Gb或2Gb容量的 NANDFLASH： MT29F1G08ABAEAWP-IT或MT29F2G08ABAEAWP-IT。外部存储器接口如Figure 20-1所示，引脚定义如Table 20-1、Table 20-2、Table 20-3所示； 外扩NANDFLASH如Figure 20-14所示 为了减少R/B#脚的延时时间，R/B#脚上接1K的上拉电阻。原理图如下： 3）FPGA 因FTU需要采集的交流信号及遥信信号和控制的遥控信号众多，可利用EMIFA接口接一片FPGA进行预处理。核心板上的FPGA与功能板上的FPGA通过LVDS进行点对点通讯，将得到数据存放在各功能板相对应的存储区里供CPU读取。从而提高系统的实时性和简化电路设计。将FPGA作为SRAM存储器挂在CPU的EMIFA接口上，其接口示意图如Figure 20-18的红圈部分