伺服系统中的位置检测技术.pptVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
伺服系统中的位置检测技术

伺服系统中的位置检测技术 一、伺服系统 二、光电编码器 三、总结与体会 伺服系统 定义:以物体的位置、方位、姿势等作为被 控量,使之能跟踪目标值任意变化的 控制系统; (使输出量能够以一定的准确度跟随输入量的变化而变化的系统) (数控机床的伺服系统指以机床移动部件位置和速度作为控制量的自动控制系统) 位置伺服系统的构成: 1、机械执行机构(丝杠、导轨等) 2、电气自动控制(控制器、传感器等) 对伺服系统的基本要求 1、稳定性好 2、精度高 3、快速响应并无超调 4、低速 大转矩 5、调速范围宽 现代交流伺服系统的基本特征 1、高性能的伺服电动机; 体积小,重量轻,小惯性,大转矩 2、高效率的三项逆变电源; 3、高可靠性设计; 4、高分辨率的位置传感器; 位置传感器的性能直接影响到伺服系统的性能。 分类 开环、半闭环、全闭环、混合型 1、伺服系统的控制精度在很大程度上取 决于所用的测量元件的精度。 2、在伺服系统中,电机转子位置一般采 用以下几种方法: 电位器 旋转变压器 感应同步器 光电编码器 光电编码器 光电编码器是集光、机、电一体的以高准确度计量圆光栅为检测元件,通过光电转换将旋转角位置、角位移及角速度等物理量转换为电信号的数字位移传感器; 优点:不易受外界噪音特别是磁场的影响、 精度高、抗干扰能力强、工作可靠性好、接口简单、体积小、重量轻和易于维护等; 分类: 1 增量式编码器 2 绝对式编码器 3 混合式编码器 增量式光电编码器 如何通过正交信号来决定位置? 1.磁定位法原理 2.基于磁定位原理的摄动定位 磁定位法可以精确实现转子的初始定位,但可能造成转子较大幅度的转动,这在有些机械设备上是不容许的。 基于磁定位原理的永磁同步电机转子初始位置定位研究 本质:定子电流矢量渐进的靠近转子,直到与其重合。 绝对式光电编码器 增量式编码器存在的问题: 角位移是靠脉冲计数后读出的,一旦计数有误,后面的结果也会出现错误; 无记忆能力,开机应找零点或参考位置等问题。 绝对式编码器: 绝对式光电编码器由机械位置决定每个位置的唯一性; 一般对于较高精度的编码器都采用串行传输; · 根据BISS协议来读取串行数据; 对数据进行CRC校验; 编写必要的滤波模块; 添加相应的报警信息; 使用VHDL注意事项 1、信号与变量的区别 2、综合时注意查看警告内容 3、仿真还是很必要的 信号与变量 信号:通常用来代表硬件电路中的一条硬 件连接线;(=) 变量:主要用于局部数据的暂时存储;(:=) 主要区别: 1、立即、无延迟 ; 有一定延迟 2、只有当前值 ; 不但具有当前值,还具有历史信息 3、data1:=data; data1=data; data2:=data1; data2=data1; 那么此时data、data1 if data1/=data2 then data2其实是相等的; null; end if; 信号的赋值在进程挂起时才发生代入; 在进程中给同一个信号赋值多次,只有最后一个值生效。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY min_function IS PORT( clr,reset,clk :in std_logic; data1,data2,data3,data4 : in std_logic_vector(3 downto 0); result :out std_logic_vector(3 downto 0) ); END ENTITY; ARCHITECTURE

文档评论(0)

ligennv1314 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档