- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
现代数字系统实验
现代数字系统实验 林丽萍 2007/9 1 目 录 实验1:Quartus入门1 1、2输入与门(电路功能略)1 2、简单电路的设计15 实验2:简单的组合逻辑电路设计22 1.2选1的数据选择器22 2.8位宽2选1的数据选择器23 3.4选1的数据选择器26 4.实现3位宽的4选1数据选择器。27 实验3:七段数码管显示29 1.显示简单字符29 2.显示0~9数字31 3.循环显示4个字符32 实验4:BCD码显示及运算35 1.二进制码到BCD码的转换35 2.1位BCD加法器36 3.2位BCD加法器38 实验5:触发器和计数器40 1.D触发器和D锁存器40 2.计数器42 3.分频器51 2 4.时钟53 实验6:存储器的设计56 1.用LPM实现32×8 RAM57 2.用VHDL实现63 3.用片外RAM实现65 4.SRAM的应用67 实验7:基于DE2的SOPC系统开发68 1.建立一个新的SOPC系统68 2.在SOPC Builder中定义目标系统69 3.分配基地址和中断请求优先级79 4.显示外设的连接关系79 5.指定其他的NiosII设定80 6.生成SOPC Builder目标系统80 7.将目标集成到Quartus项目中81 8.下载硬件设计到目标FPGA83 9.使用NiosII IDE开发软件83 附录:88 3 实验1:Quartus入门 Quartus的学习以及了解DE2,通过简单step by step例子的引导。 本实验通过几个简单的例子向大家介绍FPGA开发软件QuartusII的使用流程。 1、2输入与门(电路功能略) 实验步骤: 第1步:打开QuartusII。 第2步:新建一个空项目。 执行File-New Project Wizard命令,进入新建项目向导。如下图所示,填入项目的名称,默认项目保存路径在Quartus安装下,也可修改为其他地址,视具体情况而定。 1 第3步:执行Next,进入向导的下一页进行项目内文件的添加操作,如果没有文件需要添加进项目,则直接按Next按钮既可。 第4步:指定CPLD/FPGA器件,如下图所示,选择芯片系列为“CycloneII”,型号为“EP2C35F672C6N”。选择型号时,可直接在列表框中查找,也可通过指定封装方式(Package)为“FBGA”、引脚数(Pin count)为“672”以及速度等级(Speed grade)为“6”这3个参数值来进行筛选。 2 第5步:向导的后面几步不做更改,直接按Next即可,最后按Finish结束向导。到此即完成了一个项目的新建工作。 第6步:新建一个VHDL文件。 由于之前建立的项目还是一个空项目,所以接着需要为项目新建文件。执行File-New命令,在“Device Design Files”选项页中选择“VHDL File”,然后点击OK按钮。这时自动新建一个名为Vhdl1.vhd的文档,执行File-Save As命令,将文档另存为and2gate.vhd文件,结果如图所示。 3 第7步:代码输入。 在and2gate.vhd代码编辑窗口内输入以下代码: library ieee; use ieee.std_logic_1164.all; entity and2gate is port( a,b:in std_logic; y:out std_logic); end and2gate; architecture behav_and2gate of and2gate is begin 4 y=a and b; end behav_and2gate; 第8步:代码的语法检查和编译。 通过快捷按钮,对上面的代码进行语法检查和综合,同时在信息(Messages)窗口中显示检查结果,如程序中有错误,也将指出错误的地方以便修正。如果没有错误,则使用快捷按钮进行编译。编译结束后会自动打开一个编译报告(Compilation Report)窗口,如图所示。 第9步:仿真。 在DE2平台上实现该电路之前,可以先在Quartus软件中对电路进行功能仿真,以测试电路逻辑的正确性。在仿真之前,先要建立一个矢量波形文件,包含输入信号的波形,并指定需要观察的输出信号。执行File-New命令,选择“Other Files”选项页中Vector Waveform File,并单击OK按钮,打开矢量波形编辑器窗口,如下图所示。 5 第10步:另存矢量波形文件为and2gate.vwf。执行Edit-Insert Node or Bus命令,
您可能关注的文档
最近下载
- 2025年执业药师之西药学专业一模考预测题库(夺冠系列).docx VIP
- ISO 15614-13 2023 金属材料焊接工艺规程及评定 电阻对焊和闪光焊(中文版).pdf
- 过敏性休克抢救指南2025版.docx
- 扩张型心肌病的护理查房课件.pptx VIP
- 第一章 食品工艺学导论.ppt VIP
- 系统性红斑狼疮(共44张PPT).pptx VIP
- 3.1 标志设计 (课件)人教版七年级美术上册.pptx VIP
- genesis2000脚本编写,Perl╱TK常见问答中文版.pdf VIP
- 2024《广西农产品电商物流SWOT-PEST分析及发展策略研究(数据图表论文)》16000字.docx VIP
- 剑桥国际少儿英语KB1第1-12单元文本-(英汉版).pdf VIP
文档评论(0)