电子综合实验报告.docVIP

光 电 信 息 学 院 电子综合实验 实验报告 报告题目： 频率计的设计 （verilog HDL） 所在专业： 所在班级： 学号 ： 姓名 : 指导教师： 设计要求： 设计一个计数式频率计，其频率测量范围为10Hz～10MHz，测量结果用6只数码管显示。有三个带锁按键开关(任何时候都只能有一个被按下)被用来选择1S、0.1S和0.01S三个闸门时间中的一个。有两只LED，一只用来显示闸门的开与闭，另一只当计数器溢出时做溢出指示（显示结果的单位都是khz）。 根据设计要求完成以下任务： (1) 设计出符合设计要求的解决方案 (2) 设计出单元电路 (3) 利用EDA软件对各单元电路及整体电路进行仿真 (4) 在开发板上实现设计 (5) 撰写设计报告 二、基本电路原理： 在电子技术领域，频率是一个最基本的参数，频率与其它许多参量的测量方案、测量结果都有十分密切的关系。因此，频率的测量非常重要。在电子实验室中，测量频率的仪器是最重要的仪器之一。目前，绝大多数实验室使用计数式数字频率计测量频率。利用计数式数字频率计测量频率具有精度高、使用方便、测量迅速等一系列突出优点，故已成为近代频率测量的重要手段。 先介绍频率的概念，所谓“频率”，就是周期性信号在单位时间(秒)内变化的次数。若在一定的时间间隔T内计数，计得某周期性信号的重复变化次数为N，则该信号的频率可表达为：f = N / T。频率测量方法正是依照 公式 f = N / T 所表达的频率的定义，进行频率测量的，其工作原理如下图所示。 在分析了题目所给的要求后，结合所查资料可得按照计数式数字频率计工作原理的描述，需要下面这些主要的子系统：由石英振荡器和数字分频器构成的时基信号发生器，闸门，门控电路，计数器，锁存器，显示控制部分。原理图如下： 三、设计思路： 根据所得到的子系统模块的要求，将系统分为如下部分： 分频器，闸门选择，门控电路，闸门控制，计数器，锁存器，显示和译码部分进行设计，得出各模块的设计后，再进行顶层文件的编写，将所有文件进行综合连结在一起，达到一整个设计的完成。 四、分模块进行设计： （1）分频器 1、要求：根据原理图可知分频器所需要达到的目的是：将石英振荡器产生的48mhz的时钟信号分频分别得到1Khz，100hz，10hz，1hz的信号。 2、设计思路： 由图中可以看出设计思路是：先将48Mhz的时钟信号给分频成1Khz，再让1Khz的信号接连进入三次10分频的分频器，这样就能分别得到100hz，10hz和1hz的信号。将48Mhz分频成1Khz，即在输入信号经过48000个上升沿，1khz才经历一次上升沿，故先要建立一个计数范围为48000的计数器。然后只要在计数器从1计数到48000的过程中在1Khz的信号中建立一个上升沿。而10分频的分频器一样的原理，只是计数范围为1到10。 3、根据题目要求所写的程序如下： module div(clkin, clk1k, clk100, clk10); input clkin; output clk1k; output clk100; output clk10; div48000 I1 ( .clkin(clkin), .clkout(clk1k) ); div10 I2 ( .clkin(clk1k), .clkout(clk100) ); div10 I3( .clkin(clk100), .clkout(clk10) ); endmodule 其中该分频器当中包含了三个子程序块，这三个子程序块由两个小程序组成，分别48000分频和10分频，程序如下： module div48000(clkin, clkout); input clkin; output clkout; reg [15:0] tmp=0; assign clkout = tmp[15]; always @(negedge clkin) if(tmp == 47999) tmp = 0; else tmp = tmp + 1; endmodule 以及： module div10(clkin, clkout); input clkin; output clkout; reg [3