设计串行4位加法器.docVIP

澳 門 科 技 大 學 MACAU UNIVERSITY OF SCIENCE AND TECHNOLOGY AvenidaWai Long, Taipa, Macau Faculty of Information Technology 数码电子学实验 设计串行4位加法器 报告人：XXX 具体要求 要求利用全加器和移位寄存器等器件实现串行4位加法器。本实验涉及到寄存器，计数器，移位寄位器等基本时序电路，以全加器，多路选择器等组合逻辑电路，所以是一个综合性试验。 试验目的 熟悉原理与ABEL-HDL混合输入法； 学习根据具体设计选择描述方法并了解可编程器件的实际应用。 实验准备 1.详解移位寄存器 所谓寄存器就是一组可存储二进制数的触发器，其中一个触发器存储一个位，所以一个寄存器的长度若是一个字节大小，那它应该是有8个触发器组成，我们可以对这8个触发器存入二进制数值，也能够由这8个触发器读出所存入的二进制数值。 寄存器除了能够存储二进制数据外，还可以将存储的数据由一个触发器移至另外一个触发器，我们称这类的寄存器为移位寄存器（Shift Register)。 图1所示是一个以D触发器所构成的移位寄存器。数据由最左边的触发器D输入端输入，而Q输出接至下一级触发器的D输入端，所以出了最左边的触发器外，每一个触发器的输入都由前一级触发器的状态所决定。使用D型触发器使得输入端不会发生状态反转现象，可以确保在时钟脉冲上升沿触发时，同步地将触发器D输入端数据转移至输出端Q。 在此移位寄存器中我们模拟“1011”的输入，储存和输出，其结果如表1所示。 表1：模拟1011的输入，储存与输出 CLK D Q3 Q2 Q1 Q0 T0 ? ? ? ? ? T1 1 1 ? ? ? T2 1 1 1 ? ? T3 0 0 1 1 ? T4 1 1 0 1 1 T5 0 0 1 0 1 T6 0 0 0 1 0 T7 0 0 0 0 1 图1：移位寄存器 T4时刻存储完毕 T7时刻输出完毕 在ispDesignLEVER中输入如下测试矢量： 获得如下仿真结果： 储存 输出 从结果我们验证了D触发器移位寄存器的真确性。 我们将此D触发器移位寄存器产生一个默认符号：如图2所示，以便在后面设计“串行4位加法器”中使用。 图2：D触发器移位寄存器 详解多任务器 多任务器的功能是，能从多条输入线的信号中，选择其中一条输入线并连接至单一的输出线上。 本报告中，我们讲解2*1多任务器。 2*1多任务器，具有两条输入线I1,I0，一条输入线Y以及1条选择线S0，利用选择线S0来控制两条输入线I1,I2中的一条接至输入线Y上，逻辑电路如图3所示。 当选择线S0=0时，输入线I0通过 AND-OR门连接至输出线Y上； 当选择线S0=1时，输入线I0通过 AND-OR门连接至输出线Y上； 图3：2*1多任务器逻辑电路图 我们将此2*1多任务器产生成一个默认符号，如图4所示，以便在思考题中使用。 图4：2*1任务器默认符号 四：实验内容 D触发器移位寄存器可以储存一个二进制数，所以我们有如下基本构思来设计实现4位串行加法器电路。 D触发器移位寄存器 D触发器移位寄存器 D触发器移位寄存器 储存，输出S 储存，输出A,B 模拟电路图如下： 在ispDesignLEVER中输入如下测试矢量： 理论分析： 从测试矢量中，我们知道被加数为“0011”，加数为“1100”，所以