- 1、本文档共23页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
多功能数字钟的的设计EDA的设计报告
EDA实验报告
多功能数字钟的设计
学院院系:物理学与电子技术学院
课程名称:EDA技术
专业班级:2011级微电子
学生姓名:李盛鹏
指导教师:田茂
设计时间:2013年12月17日
一:有关介绍
数字钟是一种用数字电路技术实现时、分、秒计时的装置。在这次设计中,我们采用LED数码管显示时、分、秒,以24小时计时方式,根据数码管动态显示原理来进行显示,数字钟可以手动调整时间,整点报时,以及附加秒表功能。数字钟的设计方法主要是基于Quartus?II软件进行逻辑电路的设计并借助于可编程逻辑器件进行硬件实现,最终本设计实现24小时的时钟计时、整点报时功能,时间重置功能以及秒表功能。
二:实验目的
了解数字钟的工作原理;
熟悉用VHDL语言编写驱动七段数码管显示的代码;
进一步熟悉Quartus?II软件;
4.秒/分/时/小数点的通过数码管依次显示并正确计数;
5.实现整点报时,扬声器发出报时声音;
6.时间设置,即手动调时功能:当认为时钟不准确时,可以分别对分/时进行调整;
7.秒表功能,即可手动控制秒表的复位、暂停以及开始;
三:实验原理
多功能数字钟应该具有的功能有:显示时-分-秒、整点报时、小时和分钟可调等基本功能。首先要知道钟表的工作机理,整个钟表的工作应该是在 1Hz 信号的作用下进行,这样每来一个时钟信号,秒增加 1 秒,当秒从 59 秒 跳转到 00 秒时,分钟增加 1 分,同时当分钟从 59 分跳转到 00 分时,小时增加 1 小时,但是需要注意的是,小时的范围是从 0~23时。
整个秒表的工作应该是在100hz信号的作用的进行,这样每来一个时钟信号,10毫秒位增加 1 秒,当10毫秒位从 99 秒 跳转到 00 秒时,秒增加 1 秒,同时当秒从 59 分跳转到 00 分时,分钟增加 1 分钟,但是需要注意的是,分钟的范围是从 0~59分。
在实验中为了显示的方便,由于分钟和秒钟显示的范围都是从0~59,所以可以用一个3位的二进制码显示十位,用一个四位的二进制码 (BCD 码)显示个位,对于小时因为它的范围是从 0~23 ,所以可以用一个 2 位的二进制码显示十位,用 4 位二进制码 (BCD 码)显示个位。 实验中由于七段码管是扫描的方式显示,所以虽然时钟需要的是 1Hz 时钟信号,但是由于黑金开发板的晶振输出的频率是20Mhz,因此为了得到准确的 1Hz 信号,必须对输入的系统时钟进行分频。 而为了实现蜂鸣器的正常工作,需要用到1khz的时钟信号,以及秒表所需的100Hz的时钟信号及时和分调整时所需的2khz的信号,必须对时钟信号再一次分频。
对于整点报时功能,用户可以根据系统的硬件结构和自身的具体要求来设计。本实验设计的是进行整点的闹铃提醒,让蜂鸣器发出蜂鸣声来实现整点报时,即每当到达整点时,蜂鸣器自动发出5秒蜂鸣声来作为提醒。
四:实验内容
本实验的任务就是设计一个多功能数字钟,要求显示格式为小时-分钟 -秒钟,整点报时,用蜂鸣器实现5秒的蜂鸣报时。系统时钟选择时钟模块的20MHz,要得到 1Hz 时钟信号,必须对系统时钟进行次分频。调整模式的的按键用按键模块的 KEY-OK 调节模式,KEY-UP调节时间以及控制秒表的暂停,KEY-LIFT控制秒表的复位,KEY-DOWN控制时间的暂停,没有按下KEY-OK时,时钟正常工作;按下一次,数码管黑屏;按下两次,切换到调整秒模式,若此时每按下一次KEY-UP,则秒增加一秒;按下三次,切换到调整分钟模式,若此时每按下一次KEY-UP,则分增加一分;按下四次,切换到调整小时模式,若此时每按下一次KEY-UP,则小时增加一小时;按下五次,切换到调整秒表模式,若按下一次KEY-UP,则秒表暂停,再按一次KEY-UP,则秒表继续工作,若按下KEY-LIFT,则此时秒表复位;若按下五次KEY-OK,则数字钟又回到时分秒的正常工作状态下。
五:实验设计
(1)顶层实体(如下图):
分频模块:
系统时钟选择时钟模块的频率为20MHZ,而实际我们所需要的为1HZ的时钟信号,因此要对系统时钟进分频,本实验通过两个分频子程序实现此功能,实现方案如下:
VHDL子程序:
原理图: 如右图.
library ieee;
use ieee.std_logic_1164. all;
entity fre is
port(
clk ,sel: in std_logic;
clk1hz,clk100hz,clk1khz,clk2khz:out std_logi
您可能关注的文档
- 基于改进遗传算法的发电机调速器侧模糊PSS优化的设计.pdf
- 基于数字温度传感器的数字温度计 课程的设计.doc
- 基于性能的建筑结构的设计.ppt
- 基于整车匹配的变速器总体的设计及整车动力性计算(附VB程序).doc
- 基于新农村建设的农村金融体系创新研究 毕业的设计(论文)说明书.doc
- 基于无线控制的危险品拖运小车的设计.doc
- 基于智能控制的炉温系统的的设计.doc
- 基于最优调整控制策略的电机的设计专家系统.pdf
- 基于智能优化算法的控制器优化的设计本.doc
- 基于机制的设计理论的调频服务合同的最优的设计:(二)合同特性分析.pdf
- 2024年中国钽材市场调查研究报告.docx
- 2024年中国不锈钢清洗车市场调查研究报告.docx
- 2024年中国分类垃圾箱市场调查研究报告.docx
- 2024年中国水气电磁阀市场调查研究报告.docx
- 2024年中国绿藻片市场调查研究报告.docx
- 2010-2023历年初中毕业升学考试(青海西宁卷)数学(带解析).docx
- 2010-2023历年福建厦门高一下学期质量检测地理卷.docx
- 2010-2023历年初中数学单元提优测试卷公式法(带解析).docx
- 2010-2023历年初中毕业升学考试(山东德州卷)化学(带解析).docx
- 2010-2023历年初中毕业升学考试(四川省泸州卷)化学(带解析).docx
文档评论(0)