基于FPGA的可调制脉宽调制发生器的的设计.docx

科研创新训练研究报告题目：基于FPGA的可调制脉宽调制发生器的设计学院：测试与光电工程学院专业名称：电子科学与技术班级学号： 生姓名：郑煌盛指导教师：柴明钢 2014 年11月 14日基于FPGA的可调制脉宽调制发生器的设计与实现摘要：随着电子技术的发展，特别是ASIC(专用集成电路)设计技术的日趋完善，数字化的EDA(电子设计自动化)工具给电子设计带来了巨大变革，在电机控制等许多应用场合，需要产生多路频率和脉冲宽度可调的PWM（脉宽调制）波形，这可通过FPGA（现场可编程门阵列）丰富的硬件资源和可以配置I／O引脚来实现。嵌入式系统中FPGA的应用设计关键是系统软硬件功能的划分?，现场可编程门阵列（FPGA）和数字信号处理器（DSP）的飞速发展，使得数字控制技术逐渐取代模拟控制技术实现系统的控制功能。数字化控制具有速度快、控制精度高以及控制方案灵活的优点，并且可以利用较少的器件获得更理想的结果，因此具有很高的应用价值。本设计基于FPGA设计了一个可调制的PWM发生器，使用VHDL（超高速硬件描述语言）进行了控制输出的脉冲宽度的功能设计。本文首先从数据获取，然后用VHDL语言对数据进行处理，使得获得的数据能够对脉冲宽度进行控制，并通过在QuartusII软件中进行了仿真验证，最后进行了下载调试。结果表明，符合系统设计要求，从而完成了本次研究与设计。关键词：FPGA 脉宽调制（PWM） 数据获取 VHDL一PWM脉宽调制发生器的设计1.1 PWM概述说明PWM（脉宽调制）是现代控制技术常用的一种控制信息输出，可以有效地利用数字技术控制模拟信号的技术。由于PWM可以同时实现变频变压反抑制谐波的特点，在交流传动及至其它能量变换系统中得到广泛应用。目前实现方法为采用全数字化方案，完成优化的实时在线的PWM信号输出。本文通过对外部输入的数据进行比较的设计实现PWM输出波形的频率、电压幅值、占空比的连续调节，达到产生PWM信号目的。1.2脉宽调制发生器设计方法猜想1.2.1方案一的设计：本方案设计的一个简单的PWM 控制器，其基本原理就是使用一个寄存器存储将要加载到双向计数器的值，计数器用于产生脉宽调制信号。一个数据寄存器存储计数器的值，该值确定了脉冲宽度。当双向计数器的计数达到最大值，它将会从数据寄存器加载一个新的值，一个T型触发器将用于产生PWM 输出。当数据第一次被加载时，计数器开始从这个数据值减计数到0.在这个操作阶段，计数的终值和PWM信号均为0.当计数器计数到0时，产生新的技术终值信号，并且它会触发T型触发器，驱动PWM 信号为高电平1.数据值重新记载到计数器，并且计数器增计数到最大值。当计数器计数到最大值时，产生一个新的计数终值信号，并驱动PWM信号从高电平变为低电平。数据值重新加载到计数器，并且新的一个计数周期重复。计数器的计数方向有PWM信号控制：当PWM信号为低电平时，计数器为减计数器；当PWM信号为高电平时，则计数器为增计数器。计数终值控制从数据寄存器加载数据到计数器，当计数终值信号为高电平时，数据被加载。PWM信号的占空比由加载到双向计数器的数据控制，数据的值越大，则占空比越大。该PWM信号发生器的结构简图如图2.1所示。图2.1结构图1.2.2 方案二的设计：本方案设计了另一种简单的PWM（脉冲宽度调制）信号发生器，在FPGA芯片中，使用VHDL语言编程，设置输入输出端口，使得此信号发生器由两个完全相同的可自加载的加法计数器LCNT8组成，它的输出信号的高、低电平脉宽可分别由两组8位预置数进行控制。输入任意两组8位二进制数A和B到数据比较器中。当A小于B时，数据比较器输出高电平‘1’；当A 大于或等于B时，数据比较器输出低电平‘0’。将数据比较器的输出值赋给加法计数器LCNT8的加载信号LD。当LD为‘1’时，加法计数器的计时变量CNT开始计时。若计时变量CNT大于预置数A(B)时，加法计数器LCNT8输出高电平信号‘1’；反之，加法计数器LCNT8输出低电平信号‘0’。当加载信号LD为‘0’时，加法计数器LCNT8同样也输出低电平信号‘0’。最后，两个可自加载的加法计数器LCNT8的输出在经过一个相位检测器，输出一个脉冲信号PWM。通过FPGA芯片的下载验证。该脉冲信号PWM的占空比与两个加法计数器LCNT8的输出信号上升沿的时间有关，即我们可以通过改变两个可自加载的加法计数器的预置数，来获得脉宽不同的信号，从而实现脉宽的可调性。该PWM信号发生器的结构简图2.2所示。图2.2结构图1.2.3 方案的选择：方案一和方案二都能实现脉冲宽度的调制，并且脉冲信号的高低脉宽的可调范围都是0—255。但从脉冲信号的应用方面考虑，由于方案二的输入端有两个，我们可以通过固定其中一个输入