单片机与AD9954硬软件的设计.docVIP

DDS能有效地实现频率精调，它可以在许多锁相环（PLL）设计中代替多重环路。在一个PLL中保持适当的分频比关系，可以将DDS的高频率分辨率及快速转换时间特性与锁相环路的输出频率高、寄生噪声和杂波低的特点有机地结合起来，从而实现更为理想的DDS＋PLL混合式频率合成技术。 在频率粗调时用PLL来覆盖所需工作频段，选择适当的分频比可获得较高的相位噪声，而DDS被用来覆盖那些粗调增量，在其内实现频率精调。这种方案以其优越的相位稳定性和极低的颤噪效应满足了各种系统对频率源苛刻的技术要求。这也是目前开发应用DDS技术最广泛的一种方法。采用这种方案组成的频率合成器已在很高的频率上得以实现。 当然，DDS的应用不仅限于这些，它还可用于核磁谐振频谱学及其成像、检测仪表等。随着DDS集成电路器件速度的飞速发展，它已成为一种可用于满足系统频率要求的重要而灵活的设计手段CPU): CPU是单片机内部的核心部件，是一个8位二进制数的中央处理单元，主要由运算器、控制器和寄存器阵列构成。 1．1．1 运算器: 运算器用来完成算术运算和逻辑运算功能，它是 89C51内部处理各种信息的主要部件。运算器主要由算术逻辑单元(ALU)、累加器(ACC)、暂存寄存器(TMP1、TMP2)和状态寄存器(PSW)组成。算术逻辑单元(ALU)： 89C51中的ALU由加法器和一个布尔处理器组成。 累加器(ACC)：用来存放参与算术运算和逻辑运算的一个操作数或运算的结果。 暂存寄存器(TMP1、TMP2)：用来存放参与算术运算和逻辑运算的另一个操作数，它对用户不开放。 状态寄存器(PSW)：PSW是一个8位标志寄存器，用来存放ALU操作结果的有关状态。 1．1．2控制器: 控制器是单片机内部按一定时序协调工作的控制核心，是分析和执行指令的部件。控制器主要由程序计数器PC、指令寄存器IR、指令译码器ID和定时控制逻辑电路等构成。程序计数器PC是专门用于存放现行指令的16位地址的。CPU就是根据PC中的地址到ROM中去读取程序指令码和数据，并送给指令寄存器IR进行分析。指令寄存器IR用于存放CPU根据PC地址从ROM中读出的指令操作码。指令译码器ID是用于分析指令操作的部件，指令操作码经译码后产生相应于某一特定操作的信号。定时控制逻辑中定时部件用来产生脉冲序列和多种节拍脉冲。 1．1．3寄存器阵列: 寄存器阵列是单片机内部的临时存储单元或固定用途单元，包括通用寄存器组和专用寄存器组。通用寄存器组用来存放过渡性的数据和地址，提高CPU的运行速度。 专用寄存器组主要用来指示当前要执行指令的内存地址，存放特定的操作数，指示指令运行的状态等。 1．1．4存储器: 89C51单片机内部有256个字节的RAM数据存储器和4?KB的闪存程序存储器(Flash)，当不够使用时，可分别扩展为64 KB外部RAM存储器和64 KB外部程序存储器。它们的逻辑空间是分开的，并有各自的寻址机构和寻址方式。这种结构的单片机称为哈佛型结构单片机。 程序存储器是可读不可写的，用于存放编好的程序和表格常数。数据存储器是既可读也可写的，用于存放运算的中间结果，进行数据暂存及数据缓冲等。 89C51单片机对外部电路进行控制或交换信息都是通过I/O端口进行的。单片机的I/O端口分为并行I/O端口和串行I/O端口，它们的结构和作用并不相同。 并行I/O端口: 89C51有四个8位并行I/O端口，分别命名为P0口、P1口、P2口和P3口，它们都是8位准双向口，每次可以并行输入或输出8位二进制信息。 串行I/O端口: 89C51有一个全双工的可编程串行I/O端口，它利用了P3口的第二功能，即将P3.1引脚作为串行数据的发送线TXD，将P3.0引脚作为串行数据的接收线RXD。 1．1．5 定时器/计数器: 89C51内部有两个16位可编程定时器/计数器，简称为定时器0(T0)和定时器1(T1)，T0和T1分别由两个8位寄存器构成，其中T0由TH0(高8位)和TL0(低8位)构成，T1由TH1(高8位)和TL1(低8位)构成。TH0、TL0、TH1、TL1都是SFR中的特殊功能寄存器。 T0和T1在TCON和TMOD的控制下可工作在定时器模式或计数器模式下，每种模式下又有不同的工作方式。当定时或计数溢出时还可申请中断。 1．1．6中断系统: 单片机中的中断是指CPU暂停正在执行的原程序转而为中断源服务(执行中断服务程序)，在执行完中断服务程序后再回到原程序继续执行。中断系统是指够处理上述中断过程所需要的部分电路。 89C51的中断系统由中断源、中断允许控制器IE、中断优先级控制器IP、定时器控制器TCON(中断标志寄存器)等构成，IE、IP、TCON均为SFR特殊功能寄存器(见表2.