第3章 逻辑门电路 电力数电教学课件.pptVIP

3.1 MOS逻辑门电路 3.1.1数字集成电路简介 1. MOS电路的由来 早期，人们研制出TTL电路，其优点是开关速度 较高，抗干扰能力和带负载能力都较强，缺点是功 耗较大。 后来，人们又研制出MOS电路。它具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等5优点，主要缺点是工作速度稍低，但随着集成工艺的不断改进，MOS电路的工作速度已有了大幅度的提高。 因此 目前MOS电路大有取代TTL电路之趋势。 2. 集成CMOS逻辑门电路的系列 ① 基本的CMOS——4000系列。 ② 高速的CMOS——74HC系列。 ③ 与TTL兼容的高速CMOS——74HCT系列。 ④ 低压 ／ 超低压CMOS——74LVC/ 74AUC系列 ⑤ 军用品-——54HC和54HCT系列 3. 外形及封装（参见陈编《实训》P.38.） 4.（扁平或双列直插式）引脚排列及内部框图 2. 引脚排列 3.1.2 逻辑电路的一般特性（主要参数） ① 输入信号和输出信号的 高/低电平、噪声 容限（详见表3.1.2 ）; ② 功耗: 一般小于1 mW/门； ③ 扇出系数很大，74系列为20；有些系列最 大可达50。 ④ 传输延迟时间:1－10ns; 耗尽型多用于模电，增强型多用于数电。 ⑴ NMOS增强型（←向左者）: Vi﹤VT时， TN截止， V0＝VDD＝“1”； Vi﹥VT时， TN导通， V0≈ 0V ＝“0”。 ⑵ PMOS增强型（→向右者）: Vi﹤VT时， TP导通， V0≈ 0V ＝“0”。 Vi﹥VT时， TP截止， V0＝VDD＝“1”； 3.1.16 CMOS漏极开路门电路和三态输出门电路 1. CMOS漏极开路与非门电路（OD门，见图3.1.20） 当EN=1时，TP2和TN2同时截止，输出为高阻状态。所以，这是一个低电平有效的三态门。 3.1.7 ．CMOS传输门 工作原理：（设两管的开启电压VTN=|VTP|） （1）当C接高电平VDD， 接低电平0V时， 若Vi在0V～VDD 的范围变化，至少有一管导通，相当 于一闭合开关，将输入信号传到输出端，即Vo=Vi 。 此为正常工作状态。 （2）当C接低电平0V， 接高电平VDD， Vi在0V～VDD的范围变化时，TN和TP都截止，输出 呈高阻状态，相当于开关断开，此为禁止状态。 补充 门电路之间的转换 与非门 与门 本节小结 随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代；TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。 BJT、MOS的开关特性理解逻辑电路工作原理和逻辑功能的基础，应熟练掌握: ① 输入为低电平时，管子截止，相当于开关断开，输出为高电平； ② 输入为高电平时，管子饱和导通，相当于开关闭合，输出为高电平； ③ 逻辑功能表达式为: 3.熟练掌握下列TTL门电路的逻辑功能: ①与门 ②或门 Y=A＋B ③与非门: ④或非门： ⑤与或非门: ⑥异或门： ⑦同或门： 异或门求反即可 ⑧OC门:当多个门电路并联输出（线与）时，有些门向外输出信号电流，有些门可能被反灌电流，正常的逻辑关系遭到破外。为避免产生这种故障，可将相应各门电路输出级与电源相连的管子的集电极断开，然后将这些集电极接到一起，统一接一个上拉电阻，最后才与电源相连。 ⑨ TSL与非门（一般门电路＋使能控制电路）: a. E＝0时，门电路处于高阻状态，双向都不通。 b. E＝1时，门电路的逻辑功能跟一般与非门的相同 C. 作用: 方便线与。 ●各逻辑门电路的作用: 逻辑运算、逻辑控制、 组合成各种复杂的逻辑器件及系统。 3.6.1 各种TTL与CMOS器件之间的接口问题 两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件： 驱动门的VOH（min）≥负载门