体系结构第5章 第4讲.pptVIP

* 这些方法和后面15种方法的关系。 * 给定容量cache，块大小太小一次调进cache的数据少，失效率增加； 块大小太大，块数太少，冲突失效增加。 * 增加命中时间这一副作用会影响平均访存时间和CPU时间。 * 相同容量的cache，平均访存时间最小的相联度：有低谷。 CPU时间：同理。 * 主Cache可以采用失效率较高但是速度快的直接映象算法，而Victim Cache则采用利用率高的全相连策略，因其容量较小，硬件开销增加并不明显。这样可以达到不影响时钟频率和失效开销的情况下降低Cache失效率。 * 伪相联和路预测思想一样。 * 多种命中时间导致了复杂性。 计算机体系结构 计算机体系结构 国家精品课程：计算机体系结构 第五章：存储层次 国防科技大学计算机学院 主讲人： 副教授 第五章 存储层次 5.2　Cache基本知识 5.3 降低Cache失效率的方法 5.4　减少Cache失效开销 5.1　存储器的层次结构 5.5　减少命中时间 5.6　主存 5.7　虚拟存储器 本章内容 (1) 强制性失效(Compulsory miss) 当第一次访问一个块时，该块不在Cache中，需 从下一级存储器中调入Cache，这就是强制性失效 (冷启动失效，首次访问失效) (2) 容量失效(Capacity miss )  如果程序执行时所需的块不能全部调入Cache中， 则当某些块被替换后，若又重新被访问，就会发生 失效。这种失效称为容量失效。 1. 三种失效(3C) 5.3 降低Cache失效率的方法 (3) 冲突失效(Conflict miss) 在组相联或直接映象Cache中，若太多的块映象到同一组(块)中，则会出现该组中某个块被别的块替换(即使别的组或块有空闲位置)，然后又被重新访问的情况。这就是发生了冲突失效。 (碰撞失效，干扰失效) 2. 三种失效所占的比例 (SPEC92) 图示I(绝对值) 可以看出： (1) 相联度越高，冲突失效就越少； (2) 强制性失效不受Cache容量的影响，但容量失效 却随着容量的增加而减少；强制性失效和容量失效 不受相联度的影响. (3) 表中的数据符合2:1的Cache经验规则，即大小为N 的直接映象Cache的失效率约等于大小为N/2 的两路组相联Cache的失效率。 强制性失效：增加块大小，预取 (本身很少) 容量失效：增加容量 (防止出现抖动现象) 冲突失效：提高相联度 (理想情况：全相联) 3. 减少三种失效的方法 4. 许多降低失效率的方法会增加命中时间或 失效开销 2. 增加块大小会增加失效开销 1. 失效率与块大小的关系 (1) 对于给定的Cache容量，当块大小增加失效率开始时下降，后来反而上升 (2) Cache容量越大，失效率达到最低的块大小就越大 5.3.1 增加Cache块大小 例 5.4 假定存储系统在延迟40个时钟周期后，每2个时钟周期能送出16个字节。即:经过42个时钟周期，它可提供16个字节；经过44个时钟周期，可提供32个字节；依此类推。试问：对于表5-6中列出的各种容量的Cache，在块大小分别为多少时，平均访存时间最小？假设命中时间为一个时钟周期 解： 解题过程 1KB、4KB、16KB Cache: 块大小＝32字节 64KB、256KB Cache: 块大小＝64字节 1. 采用相联度超过8的方法实际意义不大 2. 2:1 Cache经验规则 容量为N 的直接映象Cache ≈容量为N/2的两路组相联Cache 3. 提高相联度是以增加命中时间为代价 例如： TTL或ECL板级Cache，两路组相联： 增加10％ 定制的CMOS Cache, 两路组相联： 增加2％ 5.3.2 提高相联度 假定提高相联度会按下列比例增大处理器时钟周期： 时钟周期2路 ＝1.10×时钟周期1路 时钟周期4路 ＝1.12×时钟周期1路 时钟周期8路 ＝1.14×时钟周期1路 假定命中时间为1个时钟，直接映象情况下失效开销为50个时钟周期，而且