电子测试课程设计-数字电子钟.docVIP

1.课程设计目的 1、掌握数字电子钟的设计、组装与调试方法。 2、了解数字钟的组成及工作原理。熟悉集成电路的引脚安排。掌握各芯片的逻辑功能及使用方法。了解面包板结构及其接线方法。…-58-59-00…，选74LS92作为十位计数器，74LS90作为个位计数器，再将它们级联组成模数M=60的计数器。 时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。选用74LS191和74LS74，如图Ⅴ所示。 ⑷校时电路的设计 当数字钟接通电源或者计时出现误差时，需要校正时间。校时是数字钟应具备的基本功能。一般电子表都具有时、分、秒等的校时功能。为使电路简单，本实验只进行小时和分的校时。 对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作为校时脉冲。图Ⅵ为校“时”、校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，他们的控制功能如表㈠所示。校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。 表㈠ 校时开关的功能表 S2 S1 功能 1 1 计数 1 0 校分 0 1 校时 需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路。图Ⅶ为RS触发器防抖电路。 ② 功能扩展电路 （1）定时控制电路 数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。 例如要求上午7时59分发出闹时信号，持续时间为1分钟。 因为7时59分对应数字钟的时个位计数器的状态为（Q3 Q2 Q1 Q0）））OC门，又称集电极开路（漏极开路）与非门门电路，Open Collector（Open Drain）。为什么引入OC门？ 实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路--OC门来实现“线与逻辑”。 OC门主要用于3个方面： 1、 实现与或非逻辑，用做电平转换，用做驱动器。由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小。 2、 线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。在硬件上，可用OC门或三态门（ST门）来实现。 用OC门实现线与，应同时在输出端口应加一个上拉电阻。 3、 三态门（ST门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。 1