数字电子技术第四章触发器PPT.pptVIP

⑵ 特性表 ⑶ 特性方程 CP下降沿(或上升沿)有效 3、T’型触发器 凡是每来一个时钟脉冲就翻转一次的电路，都称为T’型时钟触发器。 ⑴ 逻辑符号 翻转 1 0 0 ↓ 1 ↓ 注 Qn+1 Qn CP 与JK触发器的特性方程比较，得： JK触发器→T’触发器 T’触发器的特性方程： 变换T’触发器的特性方程： D触发器→T’触发器 二、边沿触发器逻辑功能表示方法 触发器逻辑功能的表示方法有特性表、卡诺图、特性方程、状态图和时序图5种。 1、特性表、卡诺图和特性方程 （1）特性表（真值表） 以表格形式描述触发器的逻辑功能。 （2）卡诺图 表达构成次态的各个最小项在逻辑上的相邻性。 （3）特性方程 用逻辑表达式概括触发器的逻辑功能。 D触发器 JK触发器 2、状态图和时序图 （1）状态图 表示触发器的状态转换关系及转换条件。 以CP下降沿触发的JK触发器为例 （2）时序图 反应时钟脉冲CP、输入信号和触发器状态之间在时间上的对应关系。 Q CP J K Q 注 意 (1) 弄清时钟触发沿是上升沿还是下降沿？ (2)弄清有无异步输入端？异步置 0 端和异步置 1 端是低电平有效还是高电平有效？ (4) 边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿(或下降沿)成立。 (3) 异步端不受时钟 CP 控制，将直接实现置 0 或置 1。触发器工作时，应保证异步端接非有效电平。 Q1 Q1 CP D C1 1D (a) (b) S C1 R 1D CP Q2 Q2 三、边沿触发器工作波形分析举例 解： [例]设触发器初态为 0，试对应输入波形画出 Q1、Q2 的波形。 D CP Q1 Q2 D 触发器特性方程为 Qn+1 = D 功能是翻转 因此 C1 1 0 触发器初态为 0 C1 　　该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。 J CP K T 解： [例]设触发器初态为 1，试对应输入波形画出 Q1、Q2 的波形。 触发器初态为 1 Q1 Q1 CP J C1 1J (a) (b) S C1 R 1K CP Q2 Q2 K 1K 1J T VCC C1 1 1 0 0 1 0 0 1 S VCC R C1 CP 1J T 1K 1 0 1 0 CP 之前 J、K 最后取值为 1 CP 之前 J、K 最后取值为 0 触发器初态为 1 Q1 Q2 　　T = 0 时，Qn+1 = Qn ；T = 1 时，Qn+1 = Qn 。这种功能称 T 功能，相应触发器称 T 触发器。 Q2 Q1 1D 1D FF1 FF2 石英方波 振荡器 4MHz C1 C1 CP [例] 下图为分频器电路，设触发器初态为 0，试画出 Q1、Q2 的波形并求其频率。 CP 解： C1 CP fQ1 = fCP/2 = 2 MHz， fQ2 = fCP/4 = 1 MHz CP Q1 0 Q2 0 Q1 C1 对 CP 二分频 对 CP 四分频 两个 D 触发器均构成 CP 触发的计数触发器 1 0 1 0 RD SD Q 1J SD C1 CP 1K R S RD CP 解： [例] 试对应输入波形画出下图电路的输出波形。 C1 CP SD S R RD Q 1 Qn+1 = JQn + KQn = Qn · Qn+Qn · Qn = Qn 当异步端无信号时，触发器将在 CP 时翻转。 RD和 SD为非有效电平 4.4 触发器的电气特性 4.4.1 静态特性 一、CMOS 触发器 由于 CMOS 触发器的输入、输出以 CMOS反相器 作为缓冲级，故特性与 CMOS 反相器相同，不赘述。 二、TTL 触发器 与 TTL 反相器相同，不赘述。 4.4.2 动态特性 一、输入信号的建立时间和保持时间 (一) 建立时间 tset 指要求触发器输入信号先于 CP 信号的时间。 (二) 保持时间 th 指保证触发器可靠翻转， CP 到来后输入信号需保持的时间。 边沿 D 触发器的 tset 和 th 均在 10 ns 左右。 CP D 0 1 0 1 0 1 ≥ ≥ ≥ ≥ 二、时钟触发器的传输延迟时间 指从 CP 触发沿到达开始，到输出端 Q、Q 完成状态改变所经历的时间。 (一) tPHL 为输出端由高电平变为低电平的传输延迟时间。 TTL 边沿 D 触发器7474， tPHL ≥ 40