可编程逻辑讨论题.pptVIP

可编程第一次讨论题目 1、根据所做实验，总结EDA的实验流程，画出流程图。 2、指出下面VHDL程序中错误的地方并改正。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY xor2  PORT(a,b:IN BIT; Y:OUT STD_LOGIC;);END;ARCHITECTURE xor2_2 of a ISBEGIN SIGNAL comb:STD_LOGIC_VECTOR(1 DOWNTO 0); PROCESS BEGINComb :=a c;CASE comb IS WHEN 00=y=0; WHEN 01=y=1; WHEN 10=y=1; WHEN 11=y=0;WHEN OTHERS=Y=X;END CASE; END xor2; 3、试用VHDL语言设计一个四选一选择器，画出其框图， 其中，D3—D0为数据输入端；S1、S0为控制信号，负责选择输出数据的来源；Y为数据输出端。选择策略按真值表3-2的描述进行。 4、概述74LS138的功能，并使用VHDL语言实现该3-8译码器的功能。 功能：二进制译码器的输入是一组二进制代码，输出的是一组与输入代码对应的高、低电平信号。A、B、C为三个二进制代码输入端，输入的是三位二进制原码。Y的从0~7是八个输出端，低电平有效。 STA、STB、STC为三个输入控制端，其中STA高电平有效，STB、STC为低电平有效。 5、根据下面描述，用VHDL语言实现一个带异步复位/置位功能的JK触发器。 如图所示：JK触发器的输入端有异步置位输入pset,复位输入clr,控制输入j和k,时钟信号输入clk;输出端有正向输出端q 和反向输出端qb。 6、设计一个7段数码管，实现十进制的译码显示输出信号的 LED7S的7位分别接下图数码管的g、f、e、d、c、b、a 7个段，高位在左，低位在右，接有高电平的段发亮。 * * 运行Quartus II 新建一个工程 选择EPM240T100C5芯片 新建图形设计文件 将图形设计文件名称保存 为工程顶层文件名称 在图形编辑工作区内放置 符号，连线 设计完成后，保存为工程 顶层文件名GATA.BDF 选择piler tool 点击start 新建一个仿真波形文件， 并保存 选择需要观察的引脚,将节 点选中到Selected Nodes Tools..Simulator Tool 波形仿真 在波形编辑器窗口中，编 辑输入引脚关系，保存 引脚分配 对工程进行逻辑分析、 综合适配、时序分析等， 生成POF文件 连接线，将ByteBlasterII 电缆插入TD-DS-MAXII 检查连线，打开电源 对芯片进行配置 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY xor2 IS PORT(a,b:IN STD_LOGIC; Y:OUT STD_LOGIC); 去掉括号里分号 END xor2 ; ARCHITECTURE xor2_2 of a IS ? ARCHITECTURE a of xor2 IS SIGNAL comb:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN PROCESS(a,b) BEGIN Comb =a c; CASE comb IS WHEN 00=y=0; WHEN 01=y=1; WHEN 10=y=1; WHEN 11=y=0; WHEN OTHERS=Y=X; END CASE; END PROCESS; END xor2; D3 H H D2 L H D1 H L D0 L L Y S0 S1 MUX 41 library ieee; use ieee.std_logic_1164.all; entity 4-1 is port(a,b,c,d:in std_logic; s:in std_logic_vector(1 downto 0); z:out std_logic); end; architecture example of 4-1 is begin process(a,b,c,d,s) begin case s is when00=z=a; when01=z=b; when10=z=c; when11=z=d; when others=z=X; end case; end process; end; library IEEE;