07第3章 组合逻辑电路2.pptVIP

方法一：不带控制端 方法二：具有控制端 二-十进制译码器有很多种，其输入为一组BCD码，输出 是一组高、低电平信号。按其输入、输出线数又称做4线-10 线译码器。 §3.4 教 学 目 的 1.掌握译码器的输出与输入的逻辑关系；★ 2.能够读懂芯片的功能表（真值表）； 3.掌握译码器的级联（使能端的应用）； 4.重点掌握用译码器来实现逻辑函数；★★ 5.掌握七段显示译码器的原理及其连接方法。 教 学 重 点 1.译码器的输出与输入之间的逻辑关系； 2.用译码器来实现逻辑函数； 教 学 难 点 1.译码器来实现逻辑函数 译码是编码的逆过程, 是将具有特定含义的二进制码转换成 一组高、低电平信号, 具有译码功能的逻辑电路称为译码器。 § 3.4 译码器 §3.4.1 二进制译码器 3线—8线译码器74LS138逻辑图 表达式 工作条件 P62改正 74LS138译码器真值表（功能表） 如表所示，为74138集成译码器的功能表。由功能表可知，当S1为1，且S2和S3均为0时。译码器处于工作状态。 输入为自然二进制代码，输出为低电平有效。 例1：用3线-8线译码器实现函数 解： 第一步：将3个使能端按允许译码的条件进行处理，即S1 接+5V，S2和S3接地； 译码器输出 函数表达式 第二步：令A2=A，A1=B，A0=C，则 第三步：接线 注意ABC 顺序不能错 ★ ★ ★ 可同时实现由ABC组成的多个函数 例2：用3线-8线译码器实现函数 解： 第一步：将3个使能端按允许译码的条件进行处理，即S1 接+5V，S2和S3接地； 译码器输出 函数表达式 第二步：令A2=A，A1=B，A0=C，则 第三步：接线 注意ABC 顺序不能错 ★ ★ ★ +5V A0 A1 此方法得到的译码器，没有办法继续级联。 A2 A3 例3: 试利用两片74LS138扩展成4线-16线译码器。 +5V A0 A1 A2 A3 S 例3: 试利用两片74LS138扩展成4线-16线译码器。 S =1，禁止译码； S =0，允许译码。A3=0将代码0000~0111， 译成 F0 ~ F7； A3=1将代码1000~1111，译成 F8 ~ F15。 例4：3—8线译码器设计一个电路，主裁判同意情况下，三名副裁判多数同意成绩被承认。 0 0 0 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 0 F 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 A B C D 解：主裁判：A，三名副裁判：B、C、D。真值表如下： 方法一：用4线—16线译码器实现。此方法略。 方法二：从真值表可以看出变量A较为特殊，当变量A=0，输出F始终为零，可利用这一特点，将变量A作用一个使能端。用3—8译码器实现。 令高电平有效的使能端S1=A，A2=B，A1=C，A0=D，则 0 0 0 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 0 F 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 A B C D 解：主裁判：A，三名副裁判：B、C、D。真值表如下： 方法二： 例4：3—8线译码器设计一个电路，主裁