fpga8x8点阵.docVIP

课程设计报告 题 目： 院 （系）： 专 业： 班 级： 姓 名： 设计日期： 报告书写要求 报告的撰写要求条理清晰、语言准确、表述简明。报告中段首空两个字符，中文字体为宋体五号，数字、字符、字母为Times New Roman五号，且单倍行距。 报告中插图应与文字紧密配合，文图相符，技术内容正确。每个图都应配有图题（由图号和图名组成）。图题（宋体小五号）置于图下居中，其中图号按顺序编排，图名在图号之后空一格排写。图中若有分图时，分图号用(a)、(b)等置于分图之下。注：框图、流程图（矢量图）用专业画图软件。 报告中插表应与文字紧密配合，文表相符，技术内容正确。表格不加左、右边线，上、下线需加粗（1.5磅），每个表应配有表题（由表号和表名组成）。表题（宋体小五号）置于表上居中，其中表号按顺序编排，表名在表号之后空一格排写。 报告中公式原则上居中书写。注：公式编辑器编写。 设计报告应按如下内容和顺序A4纸打印、左侧装订成册。 一 1．掌握数字系统的设计方法； 2．掌握硬件描述语言——Verilog HDL； 3．掌握模块化设计方法； 4．掌握开发软件的使用方法。 二三环境计算机、四内容（和方案程序设计、仿真分析和适配 4.1设计原理和方案 图1 总原理框图 图（）为8×8点阵LED外观及引脚图，其等效电路如图（）所示，只要其对应的X、Y轴顺向偏压，即可使LED发亮。例如如果想使左上角LED点亮，则Y0=1，X0=0即可。应用时限流电阻可以放在X轴或Y轴。4.2程序设计及仿真 4.2.1模块程序设计及仿真 module fenpin (clk_50Mhz,clk_4hz,k2,k3); input clk_50Mhz,k2,k3; // 输入端口声明 output clk_4hz; // 输出端口声明 reg[24:0] count,ccount; reg clk_4hz; always @(posedge clk_50Mhz) //可以理解为状态机 begin if ((k2==0) (k3==0)) ccount=500000000; if ((k2==0) (k3==1)) ccount=100000000; if ((k2==1) (k3==0)) ccount if ((k2==1) (k3==1)) ccount if(countccount) begin count=count+1b1; clk_4hz=0; end else begin count=0; clk_4hz=1; end end endmodule 仿真图： 仿真分析：如图所示，输出信号对输入的时钟信号分频。达到了预期效果。 4.2.2控制速度模块程序设计及仿真 4.2.3显示字符模块程序设计及仿真 case里面这些就是根据不同的值输出灯的高低电平 4.2.4顶层设计及仿真 4.3适配 五 显示I LOVE YOU 分频器模块 速度控制模块 字符控制模块