电子信息工程 EDA实验讲义.docVIP

第四章 可编程逻辑设计实验 实验一 流水灯 【实验目的】 通过本实验让学生进一步了解、熟悉和掌握CPLD/FPGA开发软件的使用方法及Verilog HDL语言的编程方法；学习简单的时序电路的设计和硬件测试。 【实验内容】 本实验的内容是控制实验箱上的发光二极管LED1—LED8，使之实现流水灯显示。 【实验原理】 在LED1~LED8引脚上周期性地输出流水数据，即输出的数据依次11111110111110001110000010000000如此循环显示，输出数据“0”，表示点亮相应的LED小灯。为了方便观察，流水的速率控制在2Hz左右。在核心板上有一个48MHz的标准时钟源，该时钟源与芯片EP2C5的23脚相连。为了产生2Hz的时钟源，在此调用了分频模块int_div。 LED与FPGA的连接原理图如图4.1-1所示。 图4.1-1 LED与FPGA的连接原理图 【实验步骤】 启动Quartus II，建立一个空白工程，然后命名为led_waterflow.qpf。 新建ledwater.vhd源程序文件，源代码如下。然后进行综合编译。若在编译过程中发现错误，则找出并更正错误，直到编译成功为止。生产符号文件ledwater.bsf (File→ Create/_Update → Create Symbol Files for Current File)。 将实验模块库里的int_div.v和int_div.bsf拷贝到工程目录下。 新建图形文件，命名为led_waterflow.bsf并保存。在空白处双击鼠标，打开symbol对话框，在symbol对话框的左上角的libraies中，分别将project下的ledwater和int_div模块放在图形文件led_waterflow.bdf中，加入输入input、输出output引脚，双击各引脚符号，进行引脚命名。完整的顶层模块原理图如下图4.1-2所示。双击int_div中的参数框，并修改参数，如下图4.1-3所示。将F_DIV的值改F_DIV_WIDTH的值改为25，单击“确定”按钮保存修改的参数。 图4.1-2 流水灯顶层模块 图4.1-3 参数修改对话框 如果在led_waterflow.bdf上不能看到参数设置框，在空白出右击鼠标，选择Show Parameter Assignments命令来显示参数设置框。 将实验模块选择目标器件并对相应的引脚进行锁定，这里选择的器件为Altera公司的Cyclone II系列的EP2C5Q208C8，或者Cyclone I系列的EP1C12Q240C8。引脚锁定方法如表4.1-1所列。 将led_waterflow.bdf设置成顶层实体Project→ Set as Top-level Entity。对该工程文件进行全程编译处理，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。 把JP20的led0~led7的跳帽插上，使发光二极管有效。下载程序到芯片上，观察流水灯的变化。更改分频模块的分频系数，并重新编译下载，观察流水灯的变化。 表4.1-1 引脚锁定方法 信号 引脚 EP1C12 信号 引脚 EP1C12 Led[0] 50 Led[5] 47 Led[1] 53 Led[6] 48 Led[2] 54 Led[7] 49 Led[3] 55 clock 28 Led[4] 176 【流水灯程序参考程序】 module ledwater(led,clk); //模块名ledwater output[7:0] led; //定义LED输出口 input clk; //定义时钟输入口 reg[8:0] led_r; //定义输出寄存器 assign led = led_r[7:0]; //寄存器输出 always @(posedge clk) //过程 begin led_r = led_r 1; //是，则输出左移一位 if(led_r == 9d0) //循环完毕吗？ led_r = 9b111111111; //是，则重新赋初值 end endmodule 实验二 读取按键信号 【实验目的】 通过本实验让学生进一步了解、熟悉和掌握CPLD/FPGA开发软件的使用方法及Verilog HDL语言的编程方法；并熟悉Verilog HDL文件为顶层模块的设计；学习和体会分支条件语句case的使用方法及FPGA I/O口的输出控制。 【实验内容】 实验箱上有8个发光二极管LED1~LED8和8个按键KEY1~KEY8