基于Verilog_HDL语言的整点智能响铃系统设计.docVIP

长沙理工大学 《计算机组成原理》课程设计报告 学 院 计算机与通信工程 专 业 网络工程 班 级 11-01 学 号 学生姓名 指导教师 陈沅涛 课程成绩 完成日期 2014年1月10日 课程设计任务书 计算机与通信工程学院 网络工程 专业 课程名称 课程设计 时间 201～201学年第 学期18~19周 学生姓名 指导老师 题 目 主要内容：本课程设计要求设计要求如下：具有时、分、秒计数显示功能，以24小时循环计时 时钟计数显示时有LED灯的花样显示具有调节小时、分钟及清零的功能以及整点报时功能。??? 要求： （1）要求能独立地运用语言、EDA相关知识和Max Plus II仿真软件，编制一个简单的课程设计。 （2）学生按要求编写课程设计报告书，能正确阐述设计和实验结果。 （3）通过课程设计培养学生严谨的科学态度和团队协作精神。 （4）学生应抱着严谨认真的态度积极投入到课程设计过程中，认真查阅相应文献以及实现，给出个人分析、设计以及实现。 应当提交的文件： （1）课程设计报告。 （2）课程设计附件（源程序、各类图纸、实验数据、仿真截图等实证材料）。 课程设计成绩评定 学 院 计通学院 业 班 级 11-01班 学 号 学生姓名 指导教师 完成日期 201年月日 指导教师对学生在课程设计中的评价 评分项目 优 良 中 及格 不及格 课程设计中的创造性成果 学生掌握课程内容的程度 课程设计完成情况 课程设计动手能力 文字表达 学习态度 规范要求 课程设计论文的质量 指导教师对课程设计的评定意见 综合成绩 指导教师签字 年月日 学生姓名： 指导老师： 摘 要:。整点智能响铃系统走时精度高，稳定性好，实用方便，不需要经常调教，这种响铃具有时、分、秒计数显示功能，以24小时循环计时，时钟计数显示时有LED灯的花样显示，具有调节小时、分钟及清零的功能以及整点报时功能。MAX+PLUS II为工具，实现整点智能报时。系统分模块进行分析和设计，并给出相应的设计原理图和Verilog_HDL源程序，通过仿真实现预定功能。 关键词:；EDA；；MAX +plusⅡ Based on Verilog_HDL language intelligent alarm system design of the hourStudent Name: Supervisor: Chen Yuantao Abstract: This design mainly use Verilog_HDL language on EDA platform design hourly alarm system. The hour walking intelligent alarm system of high precision, good stability, convenient and practical, dont need often set-up, this ring has when, minutes and seconds count display function, with 24-hour cycle time, counting clock display LED lights of the pattern, according to adjust the hours, minutes and reset function and the hour of the function. The design to Verilog_HDL language and MAX + PLUS II is the tool, realize intelligent tell the time of the hour. Points module system for analysis and design, and gives the corresponding design principle diagram and Verilog_HDL source program, reservation function was achiev